公开(公告)号：DE102015114522A1

公开(公告)日：2017-03-02

申请号：DE102015114522

申请日：2015-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BOENIG GUIDO ,  OESCHLER NIELS CHRISTIAN ,  WEDI ANDRÉ

IPC: H01L21/58 ,  H01L23/488 ,  H05K3/34 ,  H05K7/14

Abstract: Die Erfindung betrifft ein Verfahren zum Auflöten eines ersten Lötpartners (2) auf eine Montagefläche (3t) eines zweiten Lötpartners (3). Der erste Lötpartner (2) weist eine Oberseite (2t) und eine der Oberseite (2t) entgegengesetzte Unterseite (2b) auf. Bei dem Verfahren wird ein Lot (5) zwischen der Montagefläche (3t) und der Unterseite (2b) derart angeordnet und aufgeschmolzen, dass zu einem ersten Zeitpunkt der erste Lötpartner (2) an einer ersten Stelle (S1) der Unterseite (2b) an einem Abstandhalter (41) anliegt, der erste Lötpartner (2) an einer zweiten Stelle (S2) der Unterseite (2b) an einem Abstandhalter (42) anliegt; und eine dritte Stelle (S3) der Unterseite (2b) des ersten Lötpartners (2) von der Montagefläche (3t) einen ersten Abstand (d1) aufweist. Ab einem dem ersten Zeitpunkt folgenden zweiten Zeitpunkt werden der erste Lötpartner (2) und der zweite Lötpartners (3) derart aneinandergepresst, dass die dritte Stelle (S3) der Unterseite (2b) des ersten Lötpartners (2) von der Montagefläche (3t) einen zweiten Abstand (d2) aufweist, der kleiner ist, als der erste Abstand (d1). Während des Aneinanderpressens wird das Lot bis unter seine Solidustemperatur abgekühlt, so dass es eine feste Verbindungsschicht bildet, die sich durchgehend von der Montagefläche (3t) bis zur Unterseite (2b) des ersten Lötpartners (2) erstreckt.

公开(公告)号：DE102015114522B4

公开(公告)日：2017-07-13

申请号：DE102015114522

申请日：2015-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BOENIG GUIDO ,  OESCHLER NIELS CHRISTIAN ,  WEDI ANDRÉ

IPC: H01L21/58 ,  H01L23/488 ,  H05K3/34 ,  H05K7/14

Abstract: Verfahren zum Auflöten eines ersten Lötpartners (2) auf eine Montagefläche (3t) eines zweiten Lötpartners (3), wobei der erste Lötpartner (2) eine Oberseite (2t) und eine der Oberseite (2t) entgegengesetzte Unterseite (2b) aufweist, und wobei das Verfahren aufweist: Anordnen eines Lots (5) zwischen der Montagefläche (3t) und der Unterseite (2b) und Aufschmelzen des Lots (5) derart, dass zu einem ersten Zeitpunkt – der erste Lötpartner (2) an einer ersten Stelle (S1) der Unterseite (2b) an einem Abstandhalter (41) anliegt; – der erste Lötpartner (2) an einer zweiten Stelle (S2) der Unterseite (2b) an einem Abstandhalter (42) anliegt; – eine dritte Stelle (S3) der Unterseite (2b) des ersten Lötpartners (2) von der Montagefläche (3t) einen ersten Abstand (d1) aufweist; Aneinanderpressen des ersten Lötpartners (2) und des zweiten Lötpartners (3) derart, dass ab einem dem ersten Zeitpunkt folgenden zweiten Zeitpunkt die dritte Stelle (S3) der Unterseite (2b) des ersten Lötpartners (2) von der Montagefläche (3t) einen zweiten Abstand (d2) aufweist, der kleiner ist, als der erste Abstand (d1) und, während des Aneinanderpressens, Abkühlen des Lotes (5) bis unter seine Solidustemperatur, so dass es eine feste Verbindungsschicht bildet, die sich durchgehend von der Montagefläche (3t) bis zur Unterseite (2b) des ersten Lötpartners (2) erstreckt, wobei von dem ersten Lötpartner (2) und dem zweiten Lötpartner (3) einer als Bodenplatte für ein Leistungshalbleitermodul und der andere als Schaltungsträger ausgebildet ist; wobei der erste Abstand (d1) um wenigstens 25 μm größer ist als der zweite Abstand (d2); und wobei der Schaltungsträger (2) vor dem Anordnen des Lots (5) zwischen der Montagefläche (3t) und der Unterseite (2b) oder nachdem das Lot (5) bis unter seine Solidustemperatur abgekühlt wurde, mit einem Halbleiterchip (1) bestückt wird.

公开(公告)号：DE102015112023B3

公开(公告)日：2016-09-01

申请号：DE102015112023

申请日：2015-07-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OESCHLER NIELS CHRISTIAN

IPC: H01L21/58

Abstract: Ein Aspekt betrifft ein Verfahren zum Positionieren eines Halbleiterchips (100) auf einem Träger (3). Der Halbleiterchip (100) weist einen Halbleiterkörper (1) mit einer Unterseite (1b) und einer der Unterseite (1b) entgegengesetzten Oberseite (1a) auf, sowie eine Passivierung (4), die auf der Oberseite (1t) angeordnet ist. Bei dem Verfahren wird der Halbleiterchip (100) aufgenommen und auf dem Träger (3) abgesetzt. Mittels einer Anpresskraft (F) wird der Halbleiterchip (100) derart an den Träger (3) angepresst, dass die Anpresskraft (F) ausschließlich oberhalb eines oder mehrerer auf der Oberseite (1t) angeordneter, zusammenhängender Chipmetallisierungsabschnitte (21, 23) auf den Halbleiterchip (100) einwirkt, wobei jeder dieser zusammenhängenden Chipmetallisierungsabschnitte (21, 23) einen ringförmig geschlossenen Randabschnitt (21r, 23r) aufweist, der in jeder zur Anpressrichtung (z) senkrechten Richtung (x, y) eine Mindestbreite (b) größer Null aufweist, und wobei die Anpresskraft (F) oberhalb keines der Randabschnitte (21r, 23r) auf den Halbleiterchip (100) einwirkt, wobei der Halbleiterchip (100) eine dielektrische Schutzschicht (8) aufweist, die auf die dem Halbleiterkörper (1) abgewandte Oberseite (21t, 23t) des oder der Chipmetallisierungsabschnitte (21, 23) aufgebracht ist.