公开(公告)号：DE102009004550A1

公开(公告)日：2009-09-17

申请号：DE102009004550

申请日：2009-01-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  POSTNIKOV SERGEI ,  SCHULZ THOMAS ,  ARNIM KLAUS VON

IPC: H01L21/283 ,  H01L21/768

公开(公告)号：DE102010000033B4

公开(公告)日：2012-08-09

申请号：DE102010000033

申请日：2010-01-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  POSTNIKOV SERGEI ,  SCHULZ THOMAS ,  ARNIM KLAUS VON

IPC: H01L21/283 ,  G03F7/20 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/8244

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements, aufweisend: • Abscheiden einer Hartmaskenschicht auf eine Schicht des Halbleiterbauelements; • selektives Ätzen einer Struktur aus kontinuierlichen Linien in der Hartmaskenschicht; • Abscheiden einer Antireflexbeschichtung über verbleibenden Abschnitten der Hartmaskenschicht; • Abscheiden einer Fotoresistschicht auf der Antireflexbeschichtung; • Strukturieren der Fotoresistschicht mit mehreren Isolationsgräben über einen Lithografieprozess, wobei sich jeder der Isolationsgräben senkrecht zu Abschnitten mindestens einer der kontinuierlichen Linien der darunterliegenden Hartmaskenschicht erstreckt und diese kreuzt, wobei jeder Isolationsgraben eine Anfangsbreite aufweist; • Reduzieren der Breite jedes der Isolationsgräben von der Anfangsbreite auf eine gewünschte Breite über einen Schrumpfprozess; • Ätzen der unter den Isolationsgräben liegenden Antireflexbeschichtung, um schneidende Abschnitte der darunterliegenden kontinuierlichen Linien freizulegen; und • Ätzen der exponierten schneidenden Abschnitte der darunterliegenden kontinuierlichen Linien der Hartmaskenschicht zum Ausbilden einer Struktur von Liniensegmenten mit Linienenden, die durch die gewünschte Breite getrennt sind.

公开(公告)号：DE102009004550B4

公开(公告)日：2011-06-22

申请号：DE102009004550

申请日：2009-01-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM DR ,  POSTNIKOV SERGEI ,  SCHULZ THOMAS DR ,  ARNIM KLAUS VON

IPC: H01L21/768 ,  H01L21/283

Abstract: Verfahren zur Bildung von Zwischenverbindungen, mit den folgenden Schritten: Ätzen einer ersten Menge von Öffnungen in einer Hartmaske unter Verwendung einer ersten Fotoresistschicht mit einer ersten Struktur von Öffnungen mit einer ersten Größe als eine erste Ätzmaske; Ätzen einer zweiten Menge von Öffnungen in einer Hartmaske unter Verwendung einer zweiten Fotoresistschicht mit einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, als eine zweite Ätzmaske; und Verkleinern der Öffnungen in der ersten Struktur in der ersten Fotoresistschicht und/oder der zweiten Struktur in der zweiten Fotoresistschicht vor dem Ätzen der Öffnungen in der Hartmaske.

公开(公告)号：DE102010000033A1

公开(公告)日：2010-07-29

申请号：DE102010000033

申请日：2010-01-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  POSTNIKOV SERGEI ,  SCHULZ THOMAS ,  ARNIM KLAUS VON

IPC: H01L21/283 ,  G03F7/20 ,  H01L21/8244 ,  H01L27/11

Abstract: Ein Verfahren zum Herstellen eines Halbleiterbauelements beinhaltet: Abscheiden einer Hartmaskenschicht auf eine Schicht des Halbleiterbauelements, selektives Ätzen einer Struktur aus kontinuierlichen Linien in der Hartmaskenschicht, Abscheiden einer Antireflexbeschichtung über verbleibenden Abschnitten der Hartmaskenschicht, Abscheiden einer Fotoresistschicht auf der Antireflexbeschichtung, Strukturieren der Fotoresistschicht mit mehreren Isolationsgräben über einen Lithografieprozess, wobei sich jeder der Isolationsgräben senkrecht zu Abschnitten mindestens einer der kontinuierlichen Linien der darunterliegenden Hartmaskenschicht erstreckt und diese kreuzt, wobei jeder Isolationsgraben eine Anfangsbreite aufweist. Das Verfahren beinhaltet weiterhin: Reduzieren der Breite jedes der Isolationsgräben von der Anfangsbreite auf eine gewünschte Breite über einen Schrumpfprozess, Ätzen der unter den Isolationsgräben liegenden Antireflexbeschichtung, um schneidende Abschnitte der darunterliegenden kontinuierlichen Linien zu exponieren und Ätzen der exponierten schneidenden Abschnitte der darunterliegenden kontinuierlichen Linien der Hartmaskenschicht zum Ausbilden einer Struktur von Liniensegmenten mit Linienenden, die durch die gewünschte Breite getrennt sind.

公开(公告)号：DE102009044391A1

公开(公告)日：2010-05-20

申请号：DE102009044391

申请日：2009-11-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POSTNIKOV SERGEI ,  SCHULZ THOMAS

IPC: H01L21/027 ,  G03F7/20

Abstract: Methods of patterning features, methods of manufacturing semiconductor devices, and semiconductor devices are disclosed. In one embodiment, a method of patterning a feature includes forming a first portion of the feature in a first material layer. A second portion of the feature is formed in the first material layer, and a third portion of the feature is formed in a second material layer.