-
公开(公告)号:DE10320679A1
公开(公告)日:2004-12-02
申请号:DE10320679
申请日:2003-04-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BRADL STEPHAN , SCHMIDT MICHAEL
IPC: B81C1/00 , C23F1/10 , G03F1/00 , H01L21/304 , H01L21/311
Abstract: Process for treating a workpiece (10), especially a substrate for a mask for producing semiconductor elements, comprises using water in a super-critical state. An independent claim is also included for a device for carrying out the process comprising a chamber (100) for receiving the workpiece, and a unit for producing and/or holding water in the super-critical state in the chamber.
-
公开(公告)号:DE102011081606B4
公开(公告)日:2022-08-04
申请号:DE102011081606
申请日:2011-08-26
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WILKE DR ULRICH , LOHMANN MAIK , WESSEL CARSTEN , LICHT THOMAS , SCHMIDT MICHAEL
Abstract: Kühlvorrichtung zum Abkühlen des noch flüssigen Lotes (23) mindestens einer herzustellenden großflächigen Lötverbindung, wobei die Kühlvorrichtung eine evakuierbare Kammer (1) umfasst, eine in der evakuierbaren Kammer (1) angeordnete Halterung (2), sowie eine in der evakuierbaren Kammer (1) angeordnete Wärmesenke, und wobei die Wärmesenke so gesteuert werden kann, dass eine passgenau in die Halterung (2) eingelegte ebene Kupferplatte (5), die- eine ebene untere Hauptfläche (5b) aufweist,- eine ebene obere Hauptfläche (5t), die in einer vertikalen Richtung (v) von der unteren Hauptfläche (5b) beabstandet ist und die eine Anzahl von N ≥ 2 zwei nebeneinander liegende, rechteckige Oberflächenabschnitte (51) mit einer Fläche von jeweils wenigstens 30 mm x 30 mm,- eine konstante Dicke von 5 mm, sowie- eine homogene Anfangstemperatur von mindestens 220°C, in einer Stickstoffatmosphäre bei einem Druck in der evakuierbaren Kammer (1) von 1013,25 hPa gekühlt wird, so dass die Temperatur an der oberen Hauptfläche (5t) in keinem der Oberflächenabschnitte (51) ein lokales Maximum aufweist, das vom Rand (52) des betreffenden Oberflächenabschnitts (51) beabstandet ist, und zwar so lange, bis in keinem der Oberflächenabschnitte (51) eine Mindestabkühltemperatur vorliegt, die wenigstens 200°C beträgt.
-
公开(公告)号:DE102013210847A1
公开(公告)日:2014-12-11
申请号:DE102013210847
申请日:2013-06-11
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHMIDT MICHAEL
Abstract: Die Erfindung betrifft die Bestückung eines Satzes von Schaltungsträgern (2), der eine Anzahl von N ≥ 1 Schaltungsträger (2) umfasst, von denen jeder ein Oberseite, eine der Oberseite entgegengesetzte Unterseite, eine markante Struktur (25), sowie eine an der Oberseite befindliche Leiterstruktur (21) aufweist. Für jeden der Schaltungsträger (2) werden folgende Schritte durchgeführt: Ermitteln einer ersten Relativposition zwischen der markanten Struktur (25) und der Leiterstruktur (21); Aufnehmen des Schaltungsträgers (2) mittels eines Aufnehmers (5) einer Hub- und Positioniereinheit (50); Ermitteln einer zweiten Relativposition zwischen der Hub- und Positioniereinheit (50) und der markanten Struktur (25) des von dem Aufnehmer (5) aufgenommenen Schaltungsträgers (2); und Bestücken des Schaltungsträgers (2) mit einem oder mehreren Bauelementen (1) unter Berücksichtigung der ersten Relativposition und der zweiten Relativposition.
-
公开(公告)号:DE102011081606A1
公开(公告)日:2013-02-28
申请号:DE102011081606
申请日:2011-08-26
Applicant: INFINEON TECHNOLOGIES AG
Inventor: LOHMANN MAIK , WESSEL CARSTEN , LICHT THOMAS , SCHMIDT MICHAEL , WILKE DR ULRICH
IPC: B23K3/00
Abstract: Eine Kühlvorrichtung zum Abkühlen des noch flüssigen Lotes (23) einer herzustellenden großflächigen Lötverbindung umfasst eine evakuierbare Kammer (1), eine in der evakuierbaren Kammer (1) angeordnete Halterung (2), sowie eine in der evakuierbaren Kammer (1) angeordnete Wärmesenke. In die Halterung (2) kann eine als Testkörper dienende ebene Kupferplatte (5) eingelegt werden, mit der sich die Wirkungsweise der Kühlvorrichtung testen und überprüfen lässt. Die Kupferplatte (5) weist eine ebene untere Hauptfläche (5b) auf, eine ebene obere Hauptfläche (5t), die in einer vertikalen Richtung (v) von der unteren Hauptfläche (5b) beabstandet ist, eine konstante Dicke von 5 mm, sowie eine homogene Anfangstemperatur von mindestens 220°C. Auf der oberen Hauptfläche (5t) läßt sich eine Anzahl von N ≥ 2 zwei nebeneinander liegender, rechteckiger Oberflächenabschnitte (51) mit einer Fläche von jeweils wenigstens 50 mm × 50 mm festlegen. Das Kühlen der Kupferplatte mit Hilfe der Wärmesenke kann so erfolgen, dass die Temperatur an der oberen Hauptfläche in keinem der rechteckigen Oberflächenabschnitte ein lokales Maximum aufweist, das vom Rand des betreffenden Oberflächenabschnitts beabstandet ist, und zwar so lange, bis in keinem der Oberflächenabschnitte eine Temperatur von mehr als 150°C vorliegt. Wenn das Lot bei 150°C ausreichend verfestigt ist, so liegt eine fertig gefügte Lötverbindung zwischen den Lötpartnern vor. Eine solche Kühlvorrichtung läßt sich in eine Lötanlage integrieren.
-
公开(公告)号:DE102005025951A1
公开(公告)日:2006-01-05
申请号:DE102005025951
申请日:2005-06-06
Applicant: INFINEON TECHNOLOGIES AG , NANYA TECHNOLOGY CORP KUEISHAN
Inventor: GOLDBACH MATTHIAS , JAKUBOWSKI FRANK , KOEPE RALF , LAY CHAO-WEN , SCHUPKE KRISTIN , SCHMIDT MICHAEL , HUANG CHENG CHIH
IPC: H01L21/28 , H01L21/3205 , H01L21/336 , H01L29/78 , H01L31/062
Abstract: A multi-layer gate stack structure of a field-effect transistor device is fabricated by providing a gate electrode layer stack with a polysilicon layer, a transition metal interface layer, a nitride barrier layer and then a metal layer on a gate dielectric, wherein the transition metal is titanium, tantalum or cobalt. Patterning the gate electrode layer stack comprises a step of patterning the metal layer and the barrier layer with an etch stop on the surface of the interface layer. Exposed portions of the interface layer are removed and the remaining portions are pulled back from the sidewalls of the gate stack structure leaving divots extending along the sidewalls of the gate stack structure between the barrier layer and the polysilicon layer. A nitride liner encapsulating the metal layer, the barrier layer and the interface layer fills the divots left by the pulled-back interface layer. The nitride liner is opened before the polysilicon layer is patterned. As the requirement for an overetch into the polysilicon layer during the etch of the metal layer, the barrier layer and the interface layer is omitted, the height of the polysilicon layer can be reduced. The aspect ration of the gate stack structure is improved, the feasibility of pattern and fill processes enhanced and the range of an angle under which implants can be performed is extended.
-
公开(公告)号:DE10227663A1
公开(公告)日:2004-01-15
申请号:DE10227663
申请日:2002-06-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHMIDT MICHAEL , TEMPEL GEORG , HEILIGER LUDGER
IPC: C08F8/30 , C08F8/34 , C08L43/04 , C09D143/04 , H01L21/312 , H01L21/316 , H01L21/768 , C08F8/42 , H01L23/522 , H01L23/532 , C08G83/00 , C09D183/04 , C08L83/04 , C09D5/34 , C09D5/25
Abstract: The invention relates to a method wherein polymer compounds having functional groups A and B are used to seal surface-exposed pores of porous materials used during the production of chips. The invention also relates to compounds therefor and the use of said polymer compounds, whereby functional group A can bind to materials containing silicon and/or metal nitrides and the subsequent structure comprises: (R -O-)3-nSiR n-R , wherein n=1 or 2, R and R are respectively an alkyl or aryl group, wherein R and R can be identical or different, and R is an alkene or an arylene group; and functional group B can bind to copper metal, copper (I)-oxide and/or copper (II)-oxide and comprises one or more of the following structures: (1,2,3) and/or (4) wherein R and R are defined as in group A, and groups A, and B are connected to the polymer main chain by means of R .
-
公开(公告)号:AU2003238515A1
公开(公告)日:2004-01-06
申请号:AU2003238515
申请日:2003-06-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor: TEMPEL GEORG , HEILIGER LUDGER , SCHMIDT MICHAEL
IPC: C08F8/42 , C08F8/30 , C08F8/34 , C08L43/04 , C09D143/04 , H01L21/312 , H01L21/316 , H01L21/768 , H01L23/522 , H01L23/532 , C09D201/10 , C08F230/08
Abstract: The invention relates to a method wherein polymer compounds having functional groups A and B are used to seal surface-exposed pores of porous materials used during the production of chips. The invention also relates to compounds therefor and the use of said polymer compounds, whereby functional group A can bind to materials containing silicon and/or metal nitrides and the subsequent structure comprises: (R -O-)3-nSiR n-R , wherein n=1 or 2, R and R are respectively an alkyl or aryl group, wherein R and R can be identical or different, and R is an alkene or an arylene group; and functional group B can bind to copper metal, copper (I)-oxide and/or copper (II)-oxide and comprises one or more of the following structures: (1,2,3) and/or (4) wherein R and R are defined as in group A, and groups A, and B are connected to the polymer main chain by means of R .
-
公开(公告)号:DE10151406A1
公开(公告)日:2003-05-08
申请号:DE10151406
申请日:2001-10-18
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHMIDT MICHAEL , TITTES WOLFGANG , RETTENMAIER HANS
IPC: G03F1/00
Abstract: A photomask for manufacture of integrated semiconductor products, comprises first region(s) with principal structures that correspond to the structures on the semiconductor product, and second region(s) differing from the first region and having calibration structures (3). The calibration structures comprise at least two different pre-defined expanses. An Independent claim is also included for a method for manufacturing a photomask comprising preparing a radiation-transmissive substrate (1) with radiation-opaque layer (2), forming openings in the radiation-opaque layer so that first region(s) with a principal structure is formed, and applying calibration structures having different, pre-defined expanses into the radiation-opaque layer in a second region different from the first region.
-
公开(公告)号:DE10149885A1
公开(公告)日:2003-05-08
申请号:DE10149885
申请日:2001-10-10
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHMIDT MICHAEL
IPC: H01L23/544 , H01L21/66
Abstract: The test wafer (1) has multiple regularly arranged chip fields and arranged non-chip fields at predetermined location on the test wafer (1). An Independent claim is also included for a method for producing a test wafer.
-
公开(公告)号:DE102013210847B4
公开(公告)日:2015-04-02
申请号:DE102013210847
申请日:2013-06-11
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHMIDT MICHAEL
Abstract: Die Erfindung betrifft die Bestückung eines Satzes von Schaltungsträgern (2), der eine Anzahl von N ≥ 1 Schaltungsträger (2) umfasst, von denen jeder ein Oberseite, eine der Oberseite entgegengesetzte Unterseite, eine markante Struktur (25), sowie eine an der Oberseite befindliche Leiterstruktur (21) aufweist. Für jeden der Schaltungsträger (2) werden folgende Schritte durchgeführt: Ermitteln einer ersten Relativposition zwischen der markanten Struktur (25) und der Leiterstruktur (21); Aufnehmen des Schaltungsträgers (2) mittels eines Aufnehmers (5) einer Hub- und Positioniereinheit (50); Ermitteln einer zweiten Relativposition zwischen der Hub- und Positioniereinheit (50) und der markanten Struktur (25) des von dem Aufnehmer (5) aufgenommenen Schaltungsträgers (2); und Bestücken des Schaltungsträgers (2) mit einem oder mehreren Bauelementen (1) unter Berücksichtigung der ersten Relativposition und der zweiten Relativposition.
-
-
-
-
-
-
-
-
-