中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

63 records (took 0.024 seconds)

    Controller with decoding means
    1.
    发明专利
    Controller with decoding means 审中-公开
    具有解码手段的控制器

    公开(公告)号：JP2005339540A

    公开(公告)日：2005-12-08

    申请号：JP2005145127

    申请日：2005-05-18

    Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

    Inventor： KLUG FRANZ ,  KNIFFLER OLIVER ,  SONNEKALB STEFFEN ,  WENZEL ANDREAS

    IPC: G06F9/30 ,  G06F9/318

    CPC classification number: G06F9/30181

    Abstract: PROBLEM TO BE SOLVED: To provide a flexible controller with decoding means and a decoding method.
    SOLUTION: The controller includes a receiving means 102 receiving an executable command or a wild card command. The decoding means 104 is adapted to output, in response to the executable command, a control signal corresponding to the executable command, and output, on receipt of the wild card command, a switching signal 118 in response thereto. The controller further includes a supplying means 106 for transmitting a predetermined substitution signal 120, and the supplying means transmits the predetermined substitution control signal 120 according to the switching signal 118.
    COPYRIGHT: (C)2006,JPO&NCIPI

    Abstract translation: 要解决的问题：提供具有解码装置和解码方法的灵活控制器。 解决方案：控制器包括接收可执行命令或通配符命令的接收装置102。 解码装置104适于响应于可执行命令输出与可执行命令相对应的控制信号，并且在接收到通配符命令时输出响应于此的切换信号118。 控制器还包括用于发送预定替代信号120的供应装置106，并且提供装置根据切换信号118发送预定的替换控制信号120.版权所有：（C）2006，JPO＆NCIPI

    METHOD FOR USING A MICROPROCESSOR AND A MICROPROCESSOR SYSTEM
    2.
    发明申请
    METHOD FOR USING A MICROPROCESSOR AND A MICROPROCESSOR SYSTEM 审中-公开
    用于操作微处理器和MIKROPROZESSORANORDUNG

    公开(公告)号：WO2004081971A3

    公开(公告)日：2005-03-31

    申请号：PCT/DE2004000241

    申请日：2004-02-10

    Applicant: INFINEON TECHNOLOGIES AG ,  GAMMEL BERNDT ,  SONNEKALB STEFFEN

    Inventor： GAMMEL BERNDT ,  SONNEKALB STEFFEN

    IPC: G06F21/55 ,  G06F21/75 ,  G06F1/00

    CPC classification number: G06F21/75 ,  G06F21/755

    Abstract: The invention relates to a method for using a microprocessor consisting of at least one program branching and/or program delay which are regulated by random bits in order to modulate a program flow, implemented and stored in the form of a material command. The inventive method is characterised in that a program runtime for each program run is different each time with respect to the runtime of the previous programs. A microprocessor system for carrying out said method is also disclosed.

    Abstract translation: 本发明提出了一种用于开始操作前的微处理器，其中，至少一个程序分支和/或程序延迟被提供，其是随机位控制的一个程序序列的Modula一灰和作为基于硬件的指令来实现，并确保在特定程序中的每次运行中，一方法 分别从先前程序所运行的程序的数个执行时间进行。 此外，本发明涉及微处理器设备用于执行本发明方法。

    WORD-INDIVIDUAL KEY GENERATION
    3.
    发明申请
    WORD-INDIVIDUAL KEY GENERATION 审中-公开
    WORD个体密钥产生

    公开(公告)号：WO2005043396A3

    公开(公告)日：2005-07-07

    申请号：PCT/EP2004009054

    申请日：2004-08-12

    Applicant: INFINEON TECHNOLOGIES AG ,  ELBE ASTRID ,  GAMMEL BERNDT ,  GOETTFERT RAINER ,  SONNEKALB STEFFEN

    Inventor： ELBE ASTRID ,  GAMMEL BERNDT ,  GOETTFERT RAINER ,  SONNEKALB STEFFEN

    IPC: G06F12/14 ,  H04L9/28

    CPC classification number: G06F12/1408

    Abstract: The invention is based on the finding that the grouping of individually addressable units of a memory (12) into groups or pages (12a) already present in many systems can be used for substantially reducing the complexity of the address-dependent key generation while only insubstantially decreasing security, if a page pre-key is calculated (36) on the basis of a page address (30a) and the individual key is determined on the basis of the page pre-key and the word address (30b). As a result, the address-dependent key generation can be split up into a cryptographically demanding and relatively time-consuming process to be carried out rarely, namely page pre-key generation (34), and a fast step (36) of virtually low technical complexity which has to be carried out for every word or every individually addressable unit (12b), namely determination of the individual key on the basis of the page pre-key and the word address (30b).

    Abstract translation: 的是，在一个存储器（12）基团或网页（12a）的可单独寻址单元的许多系统分组现有可用于与安全仅略有减少显著测量adressabhängi根密钥生成的复杂性本实现 当计算基于页面地址（30A）的第一页预减少（36），然后将侧预密钥的基础，（30B），直到单个密钥被确定字地址上。 由此，取决于地址的密钥生成在密码复杂的相对昂贵的过程，但必须进行很少，即Seitenvorschlüsselberechnung（34），并以快速，几乎费用松动步骤（36）的每一个字或每个A单独寻址 -heit（12B）必须进行，Seitenvorschlüs-SELS的基础和（30B）被分割字地址上的各个键的即判定。

    Speichervorrichtung und Verfahren zum Ändern von Speicherzellen einer Speichervorrichtung
    4.
    发明专利
    Speichervorrichtung und Verfahren zum Ändern von Speicherzellen einer Speichervorrichtung 未知

    公开(公告)号：DE102021201580A1

    公开(公告)日：2022-08-18

    申请号：DE102021201580

    申请日：2021-02-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SONNEKALB STEFFEN

    IPC: G11C7/24

    Abstract: Eine Speichervorrichtung umfasst eine Vielzahl von bitweise änderbaren Speicherzellen. Ferner ist eine Steuerungseinrichtung vorgesehen, die ausgebildet ist, um für ein Ändern eines in einer Gruppe von Speicherzellen geschriebenen bestehenden Dateninhalts mit einem zu schreibenden Dateninhalt einen Vergleich zwischen dem bestehenden Dateninhalt und dem zu schreibenden Dateninhalt auszuführen, um ein Vergleichsergebnis zu erhalten. Die Steuerungseinrichtung ist ausgebildet, um basierend auf dem Vergleichsergebnis eine Teilmenge aus der Gruppe von Speicherzellen für das Ändern und eine verbleibende Restlänge zu bestimmen und um basierend auf dem Ändern der Teilmenge den zu schreibenden Dateninhalt in die Teilmenge zu schreiben und dabei die Restmenge zumindest teilweise unverändert zu lassen. Die Speichervorrichtung ist ausgebildet, um für das Ändern den bestehenden Dateninhalt von einer Speicherposition der Speichervorrichtung zu lesen und eine Korrektheit der Speicherposition zu überprüfen.

    10.
    发明专利
    未知

    公开(公告)号：DE10131124A1

    公开(公告)日：2003-01-23

    申请号：DE10131124

    申请日：2001-06-28

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： JUNGE STEPHAN ,  SONNEKALB STEFFEN ,  WENZEL ANDREAS

    IPC: G06F9/355 ,  G06F12/00 ,  G06F12/02

    Abstract: The device includes a command register (2) for buffering a program command, and a memory configuration register (11) comprising locations for storing different commands. Multiple data memory segment registers (14) store respective high value address bits of a start address of a data memory segment. A switching unit (9) reads the commands in dependence on a memory configuration selection pointer (2b) read from the command register (2). Low-value address bits of the address register (19) are extracted from the offset address bits (2d) buffered in the command register.

Patent Agency Ranking