VERFAHREN ZUR HERSTELLUNG VON OBERFLÄCHENGEKÜHLTEN HALBLEITERPACKAGES DURCH FILMUNTERSTÜTZTES MOLDEN UND EIN HALBLEITERPACKAGE

    公开(公告)号:DE102023121373B3

    公开(公告)日:2024-12-12

    申请号:DE102023121373

    申请日:2023-08-10

    Abstract: Verfahren zur Herstellung eines oder mehrerer Halbleiterpackages, umfassend das Bereitstellen einer Substratschicht (1), die einen oder mehrere elektrische Kontaktbereiche (1A) umfasst, das Verbinden eines Halbleiterchips (2) mit einem der elektrischen Kontaktbereiche (1A), das Bereitstellen eines Wärmeableitungselements (3), das einen oder mehrere Kontaktbereiche (3A) umfasst, das Anbringen eines Bandes (4) an einer Rückseite des Wärmeableitungselements (3), so dass sich gegenüberliegende Enden des Bandes (4) über gegenüberliegende Seitenkanten des Wärmeableitungselements (3) hinaus erstrecken, Verbinden einer Vorderseite des Wärmeableitungselements (3) mit der Halbleiterdie (2) durch Koppeln mindestens eines Kontaktbereichs mit der Halbleiterdie (2), Anordnen eines Formwerkzeugs (5) über dem Wärmeableitungselement (3) und der Substratschicht (1), wobei sich die gegenüberliegenden Enden des Bandes (4) aus dem Formwerkzeug (5) heraus erstrecken, so dass das Band (4) von außerhalb des Formwerkzeugs (5) entfernbar ist, Einfüllen eines Einkapselungsmittels (6) in den Formhohlraum und Entfernen des Bandes (4).

    HALBLEITERGEHÄUSE MIT EINER GEFÜLLTEN LEITENDEN KAVITÄT

    公开(公告)号:DE102020103553A1

    公开(公告)日:2020-08-13

    申请号:DE102020103553

    申请日:2020-02-12

    Abstract: Ein Halbleitergehäuse beinhaltet einen Rahmen mit einem isolierenden Körper mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, einer ersten Vielzahl von Metallbahnen an der ersten Hauptfläche und einer ersten Kavität in dem isolierenden Körper. Wärme- und/oder elektrisch leitfähiges Material füllt die erste Kavität im isolierenden Körper und weist eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen auf. Das wärme- und/oder elektrisch leitfähige Material stellt einen wärme- und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers dar. Ein Halbleiterchip, der am Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt ist, ist elektrisch mit der ersten Vielzahl von Metallbahnen und mit dem thermisch und/oder elektrisch leitfähigen Material verbunden, das die erste Kavität im isolierenden Körper füllt. Ein entsprechendes Herstellungsverfahren wird ebenfalls beschrieben.

Patent Agency Ranking