-
公开(公告)号：DE102012108608A1
公开(公告)日：2013-03-14
申请号：DE102012108608
申请日：2012-09-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STANDING MARTIN , SCHOISWOHL JOHANNES
Abstract: Ein elektronisches Modul enthält einen ersten Halbleiterchip und ein passives Bauteil, wobei der erste Halbleiterchip auf einer Oberfläche des passiven Bauteils angeordnet ist.
-
公开(公告)号：DE102012108610A1
公开(公告)日：2013-03-21
申请号：DE102012108610
申请日：2012-09-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor： OTREMBA RALF , HOEGLAUER JOSEF , STANDING MARTIN
IPC: H01L23/492 , H01L21/50 , H01L23/13
Abstract: Das Chipmodul enthält einen Halbleiterchip mit einem ersten Kontaktelement auf einer ersten Hauptfläche und einem zweiten Kontaktelement auf einer zweiten Hauptfläche. Der Halbleiterchip ist derart auf dem Träger angeordnet, dass die erste Hauptfläche des Halbleiterchips dem Träger zugewandt ist. Ein oder mehrere elektrische Verbinder sind mit dem Träger verbunden und enthalten Stirnflächen, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befinden.
-
公开(公告)号：DE102013203919B4
公开(公告)日：2021-03-11
申请号：DE102013203919
申请日：2013-03-07
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STANDING MARTIN , ROBERTS ANDREW
Abstract: Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren umfasst:Ausbilden mehrerer erster Chipöffnungen (20) auf einem Laminatsubstrat (10), wobei das Laminatsubstrat (10) eine Vorderseite (11) und eine gegenüberliegende Rückseite (12) aufweist;Anordnen mehrerer erster Chips (110) in den mehreren ersten Chipöffnungen (20);Ausbilden eines integrierten Abstandshalters (220) um jeden Chip der mehreren ersten Chips (110), wobei der integrierte Abstandshalter (220) die Querschnittsform eines gedrehten „H“ aufweist und in Lücken (Wg) zwischen dem Laminatsubstrat (10) und einer äußeren Seitenwand jedes Chips der mehreren ersten Chips (110) angeordnet wird, wobei der integrierte Abstandshalter (220) den Chip innerhalb des Laminatsubstrats (10) hält, indem er sich teilweise über einen Teil einer Oberseite jedes Chips der mehreren ersten Chips (110) erstreckt; undAusbilden vorderseitiger Kontakte (125) über der Vorderseite (11) des Laminatsubstrats (10).
-
4.发明专利
公开(公告)号：DE102010036915B4
公开(公告)日：2014-10-23
申请号：DE102010036915
申请日：2010-08-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STANDING MARTIN
IPC: H01L23/485 , H01L23/10 , H01L25/18 , H05K1/18
Abstract: Elektronikbauelement (300), umfassend: mindestens einen Halbleiterchip (102), wobei jeder Halbleiterchip (102) eine erste Hauptfläche mit einem ersten Kontaktelement und eine zweite Hauptfläche gegenüber der ersten Hauptfläche mit einem zweiten Kontaktelement definiert; eine erste Metallschicht (101), die an das erste Kontaktelement der ersten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelt ist; eine zweite Metallschicht (104), die an das zweite Kontaktelement der zweiten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelt ist; eine dritte Metallschicht (202), die über der ersten Metallschicht (101) liegt; eine zweite Isolierschicht (201) zwischen der ersten Metallschicht (101) und der dritten Metallschicht (202); eine vierte Metallschicht (204), die über der zweiten Metallschicht (104) liegt; eine dritte Isolierschicht (203) zwischen der zweiten Metallschicht (104) und der vierten Metallschicht (204); ein erstes globales Via (301), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das erste globale Via (301) elektrisch mit der ersten Metallschicht (101) verbunden ist und elektrisch von der zweiten Metallschicht (104) getrennt ist; und ein zweites globales Via (302), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das zweite globale Via (302) elektrisch mit der zweiten Metallschicht (104) verbunden ist und elektrisch von der ersten Metallschicht (101) getrennt ist.
-
公开(公告)号：DE102012106280A1
公开(公告)日：2013-01-17
申请号：DE102012106280
申请日：2012-07-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： GANITZER PAUL , STANDING MARTIN
Abstract: In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleitergehäuses (1) bereitgestellt, das aufweist: ein Bereitstellen eines Substrats (2), wobei das Substrat (2) eine erste Oberfläche (3) und eine zweite Oberfläche (5), die der ersten Oberfläche (3) gegenüberliegend angeordnet ist, aufweist, und wobei das Substrat (2) ein oder mehrere Durchgangslöcher (7', 7'', 7''') aufweist, die an vordefinierten Positionen durch das Substrat (2) hindurch gebildet sind von der ersten Oberfläche (3) zu der zweiten Oberfläche (5); ein Bereitstellen mindestens eines ersten Dies (9), wobei der erste Die (9) eine erste Oberfläche (13) und eine zweite Oberfläche (15), die der ersten Oberfläche (13) gegenüberliegend angeordnet ist, aufweist, und wobei der erste Die (9) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (13) des mindestens einen ersten Dies (9) aufweist; ein Platzieren des mindestens einen ersten Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), wobei ein Kleber (11) dazwischen aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') derart, dass das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') mit dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') ausgerichtet sind, wodurch eine Die-Anordnung (17) gebildet wird, die eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, die einander gegenüberliegen; und ein Bereitstellen der ersten Oberfläche (19) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass der eine oder die mehreren ersten Kontaktanschlüsse (9', 9'', 9''') mittels dieser elektrisch kontaktiert wird oder werden.
-
Patent Agency Ranking
公开(公告)号：DE102012108610B4
公开(公告)日：2022-11-24
申请号：DE102012108610
申请日：2012-09-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor： OTREMBA RALF , HOEGLAUER JOSEF , STANDING MARTIN
IPC: H01L23/492 , H01L21/50 , H01L23/13
Abstract: Chipmodul (30, 40), das Folgendes umfasst:einen Halbleiterchip (31, 41) mit einem ersten Kontaktelement (31A) auf einer ersten Hauptfläche (31B) und einem zweiten Kontaktelement (31C, 41C.1) auf einer zweiten Hauptfläche (31D, 41D);einen Träger (32, 42), der einen oder mehrere stabförmige Endabschnitte umfasst, wobei der eine stabförmige Endabschnitt oder jeder der stabförmigen Endabschnitte eine Stirnfläche umfasst, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befindet, wobei der Halbleiterchip (31, 41) derart auf dem Träger (32, 42) angeordnet ist, dass die erste Hauptfläche (31B) des Halbleiterchips dem Träger (32, 42) zugewandt ist; undeine Isolationsschicht (33, 43), welche die zweite Hauptfläche (31D, 41D) des Halbleiterchips und den Träger (32, 42) bedeckt, wobei der eine stabförmige Endabschnitt oder jeder der stabförmigen Endabschnitte freiliegend sind; undeinen elektrischen Durchgangsverbinder (33A, 43A), der mit dem zweiten Kontaktelement (31C, 41C.1) des Halbleiterchips (31, 41) verbunden ist und sich durch die Isolationsschicht (33, 43) erstreckt, wobei sich die jeweilige Stirnfläche des einen oder der mehreren stabförmigen Endabschnitte koplanar mit einer oberen exponierten Stirnfläche des Durchgangsverbinders (33A, 43A) erstrecken.
-
公开(公告)号：DE102012108608B4
公开(公告)日：2022-06-02
申请号：DE102012108608
申请日：2012-09-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STANDING MARTIN , SCHOISWOHL JOHANNES
Abstract: Elektronisches Modul, aufweisend:ein Induktormodul, das einen Hauptkörper aufweist, der aus einem Ferritmaterial hergestellt ist, wobei der Hauptkörper eine obere Oberfläche mit einem ersten Flächeninhalt aufweist, und wobei das Induktormodul einen plattenartigen Eingangsverbinder aufweist, der an der oberen Oberfläche des Hauptkörpers angebracht ist, wobei der Eingangsverbinder an der oberen Oberfläche des Hauptkörpers einen horizontalen plattenartigen Abschnitt aufweist und an der Kante der oberen Oberfläche nach unten zu einem vertikalen plattenartigen Abschnitt gebogen ist, wobei der Eingangsverbinder mit einer Induktorwicklung des Induktormoduls elektrisch leitend verbunden ist; undeinen Halbleiterchip, der einen vertikalen Feldeffekttransistor aufweist, der eine untere Oberfläche mit einem zweiten Flächeninhalt aufweist, der kleiner als der erste Flächeninhalt ist, wobei die untere Oberfläche des Halbleiterchips auf dem horizontalen plattenartigen Abschnitt des Eingangsverbinders angeordnet ist, und wobei der Halbleiterchip eine direkte vertikale elektrisch leitende Verbindung zu dem Eingangsverbinder aufweist.
-
公开(公告)号：DE102012106280B4
公开(公告)日：2018-03-22
申请号：DE102012106280
申请日：2012-07-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： GANITZER PAUL , STANDING MARTIN
IPC: H01L21/48 , H01L21/52 , H01L21/60 , H01L23/055
Abstract: Verfahren zum Herstellen eines Halbleitergehäuses (1), das Verfahren aufweisend: • Bereitstellen eines Substrats (2), wobei das Substrat (2) eine erste Oberfläche (3) und eine zweite Oberfläche (5), die der ersten Oberfläche (3) gegenüberliegend angeordnet ist, aufweist, und wobei das Substrat (2) ein oder mehrere Durchgangslöcher (7', 7'', 7''') aufweist, die durch das Substrat (2) an vordefinierten Positionen hindurch gebildet sind von der ersten Oberfläche (3) zu der zweiten Oberfläche (5); • Bereitstellen mindestens eines ersten Dies (9), wobei der erste Die (9) eine erste Oberfläche (13) und eine zweite Oberfläche (15), die der ersten Oberfläche (13) gegenüberliegend angeordnet ist, aufweist, und wobei der erste Die (9) einen oder mehrere erste Kontaktanschlüsse (9', 9'', 9''') auf der ersten Oberfläche (13) des mindestens einen ersten Dies (9) und einen oder mehrere zweite Kontaktanschlüsse (9', 9'', 9''') auf der zweiten Oberfläche des mindestens einen ersten Dies (9) aufweist; • Platzieren des mindestens einen ersten Dies (9) mit dessen erster Oberfläche (13) auf der ersten Oberfläche (3) des Substrats (2), wobei ein Kleber (11) dazwischen aufgebracht wird außerhalb des einen oder der mehreren Durchgangslöcher (7', 7'', 7''') derart, dass das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') mit dem einen oder den mehreren ersten Kontaktanschlüssen (9', 9'', 9''') ausgerichtet sind, wodurch eine Die-Anordnung (17) gebildet wird, die eine erste Oberfläche (19) und eine zweite Oberfläche (21) aufweist, die entsprechend einander gegenüberliegen; und Versehen der ersten Oberfläche (19) der Die-Anordnung (17) mit einer ersten Metallisierungsschicht (23) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren ersten Kontaktanschlüsse (9', 9'', 9''') und Versehen der zweiten Oberfläche (21) der Die-Anordnung (17) mit einer zweiten Metallisierungsschicht (25) aus einem elektrisch leitfähigen Metallisierungsmaterial zum elektrischen Kontaktieren des einen oder der mehreren zweiten Kontaktanschlüsse (9', 9'', 9'''), wobei das Metallisierungsmaterial der ersten Metallisierungsschicht (23) sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass der eine oder die mehreren ersten Kontaktanschlüsse (9', 9'', 9''') mittels dieser elektrisch kontaktiert wird oder werden und wobei das Metallisierungsmaterial der zweiten Metallisierungsschicht (25) sich in das eine oder die mehreren Durchgangslöcher (7', 7'', 7''') hinein erstreckt, so dass das Metallisierungsmaterial der ersten Metallisierungsschicht (23) auf der ersten Oberfläche (19) der Die-Anordnung (17) mittels dieser kontaktiert wird.
-
公开(公告)号：DE102013203919A1
公开(公告)日：2013-09-12
申请号：DE102013203919
申请日：2013-03-07
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STANDING MARTIN , ROBERTS ANDREW
Abstract: In einer Ausführungsform enthält ein Verfahren zum Ausbilden eines Halbleitergehäuses das Ausbilden mehrerer erster Chipöffnungen auf einem Laminatsubstrat. Das Laminatsubstrat hat eine Vorderseite und eine gegenüberliegende Rückseite. Mehrere erste Chips werden in den mehreren ersten Chipöffnungen angeordnet. Ein integrierter Abstandshalter wird um jeden Chip der mehreren ersten Chips herum gebildet. Der integrierte Abstandshalter wird in Lücken zwischen dem Laminatsubstrat und einer äußeren Seitenwand jedes Chips der mehreren ersten Chips angeordnet. Der integrierte Abstandshalter hält den Chip innerhalb des Laminatsubstrats, indem er sich teilweise über einen Teil einer Oberseite jedes Chips der mehreren ersten Chips erstreckt. Vorderseitige Kontakte werden über der Vorderseite des Laminatsubstrats ausgebildet.
-
公开(公告)号：DE102010036915A1
公开(公告)日：2011-02-24
申请号：DE102010036915
申请日：2010-08-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STANDING MARTIN
IPC: H01L23/485 , H01L23/10 , H01L25/18 , H05K1/18
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
