公开(公告)号：DE102019101114A1

公开(公告)日：2019-09-12

申请号：DE102019101114

申请日：2019-01-17

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  ADLER ROBERT D ,  SRIVASTAVA AMIT KUMAR ,  ANANTARAMAN ARAVINDH

IPC: G06F13/16

Abstract: Bei einer Ausführungsform schließt eine Vorrichtung Folgendes ein: einen Beschleuniger zum Ausführen von Anweisungen; einen mit dem Beschleuniger gekoppelten Beschleunigeranforderungsdecoder zum Durchführen einer erststufigen Dekodierung von Anforderungen vom Beschleuniger und Steuern der Anforderungen basierend auf der erststufigen Dekodierung, wobei der Beschleunigeranforderungsdecoder eine Speicherkarte zum Identifizieren eines ersten Adressbereichs, der einem lokalen Speicher zugeordnet ist, und eines zweiten Adressbereichs, der einem Systemspeicher zugeordnet ist, einschließt; und einen mit dem Beschleunigeranforderungsdecoder gekoppelten inkohärenten Anforderungsrouter zum Empfangen inkohärenter Anforderungen vom Beschleunigeranforderungsdecoder und Durchführen einer zweitstufigen Dekodierung der inkohärenten Anforderungen, wobei der inkohärente Anforderungsrouter zum Routen erster inkohärenter Anforderungen zu einem Seitenbandrouter des ersten Die und zum Leiten zweiter inkohärenter Anforderungen an einen Rechen-Die ausgebildet ist. Andere Ausführungsformen sind beschrieben und beansprucht.