公开(公告)号：DE112017004110T5

公开(公告)日：2019-05-02

申请号：DE112017004110

申请日：2017-07-24

Applicant: INTEL CORP

Inventor： SRIVASTAVA AMIT KUMAR ,  QUIET DUANE G ,  FOUST KENNETH P

IPC: G06F1/32

Abstract: In einer Ausführungsform weist eine Host-Vorrichtung auf: einen Senderempfänger zum Übermitteln von Informationen auf einer Zwischenschaltung; eine Steuerung zum Steuern des Betriebs des Senderempfängers und um ein Master für die Zwischenschaltung zu sein; und eine Rollenübertragungslogik, um ein sekundäres Bauelement dazu zu veranlassen, der Master für die Zwischenschaltung zu sein, wenn mindestens ein Abschnitt der Host-Vorrichtung in einen Stromsparzustand eintreten soll. Andere Ausführungsformen sind beschrieben und beansprucht.

公开(公告)号：DE102019101114A1

公开(公告)日：2019-09-12

申请号：DE102019101114

申请日：2019-01-17

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  ADLER ROBERT D ,  SRIVASTAVA AMIT KUMAR ,  ANANTARAMAN ARAVINDH

IPC: G06F13/16

Abstract: Bei einer Ausführungsform schließt eine Vorrichtung Folgendes ein: einen Beschleuniger zum Ausführen von Anweisungen; einen mit dem Beschleuniger gekoppelten Beschleunigeranforderungsdecoder zum Durchführen einer erststufigen Dekodierung von Anforderungen vom Beschleuniger und Steuern der Anforderungen basierend auf der erststufigen Dekodierung, wobei der Beschleunigeranforderungsdecoder eine Speicherkarte zum Identifizieren eines ersten Adressbereichs, der einem lokalen Speicher zugeordnet ist, und eines zweiten Adressbereichs, der einem Systemspeicher zugeordnet ist, einschließt; und einen mit dem Beschleunigeranforderungsdecoder gekoppelten inkohärenten Anforderungsrouter zum Empfangen inkohärenter Anforderungen vom Beschleunigeranforderungsdecoder und Durchführen einer zweitstufigen Dekodierung der inkohärenten Anforderungen, wobei der inkohärente Anforderungsrouter zum Routen erster inkohärenter Anforderungen zu einem Seitenbandrouter des ersten Die und zum Leiten zweiter inkohärenter Anforderungen an einen Rechen-Die ausgebildet ist. Andere Ausführungsformen sind beschrieben und beansprucht.

公开(公告)号：DE102015001382A1

公开(公告)日：2015-08-13

申请号：DE102015001382

申请日：2015-02-03

Applicant: INTEL CORP

Inventor： CHEN HUIMIN ,  LEE JIA JUN ,  SRIVASTAVA AMIT KUMAR ,  YEW TEONG GUAN T G ,  MCKEE TIM

IPC: G06F13/40 ,  G06F13/38 ,  G06F13/42

Abstract: In diesem Dokument sind Techniken für eingebettete serielle Hochgeschwindigkeitsschnittstellenverfahren beschrieben. Das Verfahren umfasst die Ausgabe eines Single-Ended One(SE1)-Signals auf jeder eines Paares eingebetteter serieller Hochgeschwindigkeitsschnittstellen-Datenleitungen, wobei SE1 anzeigt, dass eine Registerzugriffsprotokoll(RAP)-Nachricht auf das SE1-Signal folgt. Das Verfahren umfasst auch den Zugriff auf ein Register einer eingebetteten seriellen Hochgeschwindigkeitsschnittstellen-Komponente basierend auf der RAP-Nachricht.

公开(公告)号：DE102020101958A1

公开(公告)日：2020-10-29

申请号：DE102020101958

申请日：2020-01-28

Applicant: INTEL CORP

Inventor： CHEN CHIH-CHEH ,  JURSKI JANUSZ ,  SRIVASTAVA AMIT KUMAR ,  TRIVEDI MALAY ,  MITCHELL JAMES ,  KWIDZINSKI PIOTR MICHAEL ,  LOMBARD DAVID

IPC: G06F13/40 ,  G06F1/26 ,  G06F13/38 ,  G06F13/42

Abstract: Eine Einrichtung umfasst Bitübertragungsschichtschaltkreise mit Spuren zur Kopplung der Einrichtung mit Endpunktvorrichtungen; eine erste Eingabe-/Ausgabe- bzw. E/A-Steuerung zur Kopplung eines ersten Prozessors mit den Bitübertragungsschichtschaltkreisen, und eine zweite E/A-Steuerung zur Kopplung eines zweiten Prozessors mit den Bitübertragungsschichtschaltkreisen. Die erste und zweite E/A-Steuerung sind mit einem auf PCle (Peripheral Component Interconnect Express) basierenden Protokoll kompatibel. Die Einrichtung umfasst außerdem einen flexiblen Eingabe-/Ausgabeadapter bzw. FIA, der die erste und zweite E/A-Steuerung mit den Spuren koppelt. Der FIA vergibt selektiv Zugriff auf jede Spur der Spuren durch entweder die erste oder zweite E/A-Steuerung. Die Einrichtung umfasst außerdem eine kommunikativ mit dem FIA gekoppelte Power-Management-Steuerung bzw. PMC. Die PMC bewirkt, dass der FIA Zugriff auf mindestens eine der Spuren durch die erste oder zweite E/A-Steuerung ohne einen Reboot-Zyklus dynamisch vergibt.

公开(公告)号：DE112018005477T5

公开(公告)日：2020-10-08

申请号：DE112018005477

申请日：2018-08-29

Applicant: INTEL CORP

Inventor： SRIVASTAVA AMIT KUMAR

IPC: H03K19/094 ,  H03K19/0185

Abstract: Beschrieben wird eine Vorrichtung, die umfasst: einen Treiber, der einen Push-Pull-Sender umfasst; einen ersten Schaltkreis, um eine Variation in einer Energieversorgung zu erfassen; und einen zweiten Schaltkreis, der an den ersten Schaltkreis und an den Treiber gekoppelt ist, wobei der zweite Schaltkreis zum Erzeugen eines Codes gemäß einem Ausgang des ersten Schaltkreises ist, wobei der Code an den Treiber bereitgestellt wird, um einen Leistungsparameter des Treibers zu justieren.

公开(公告)号：DE112019002378T5

公开(公告)日：2021-01-28

申请号：DE112019002378

申请日：2019-06-25

Applicant: INTEL CORP

Inventor： BANDI CHENCHU PUNNARAO ,  SRIVASTAVA AMIT KUMAR ,  ALTMANN MICHAEL W

IPC: H04B1/04 ,  H04B15/00 ,  H04B17/10

Abstract: Es ist eine Vorrichtung vorgesehen, wobei die Vorrichtung einen Sender enthält, der eine erste Stufe und eine zweite Stufe aufweist, wobei die erste Stufe dem Aufnehmen einer Eingangsspannung und Erzeugen von Vorspannung für die zweite Stufe dient, und wobei die zweite Stufe eine Treiberschaltung zum Übertragen von Daten unter Benutzung der Vorspannung aufweist; und eine Steuerschaltung zum Steuern von Erzeugung der Vorspannung, basierend auf Empfangen einer Rückkopplung der Eingangsspannung.

公开(公告)号：MY179336A

公开(公告)日：2020-11-04

申请号：MYPI2015704766

申请日：2015-12-25

Applicant: INTEL CORP

Inventor： SRIVASTAVA AMIT KUMAR ,  CHEN HUIMIN

Abstract: Techniques and mechanisms for exchanging debug information with a repeater and multiplex logic of a platform. In an embodiment, the multiplex logic can be configured to any of multiple modes including a first mode to exchange debug information between the repeater and debug client logic of the platform. Another of the multiple modes may provide an alternate communication path for exchanging functional data, other than any debug information, between the repeater and a physical layer interface of the platform. In another embodiment, the repeater is compatible with a repeater architecture identified by a universal serial bus standard. The physical layer interface is compatible with an interface specification identified by the same universal bus standard. Figure 1

公开(公告)号：EP3192175A4

公开(公告)日：2018-04-18

申请号：EP15840070

申请日：2015-08-04

Applicant: INTEL CORP

Inventor： YONG KHANG CHOONG ,  KOH BOON PING ,  SRIVASTAVA AMIT KUMAR ,  SONG WIL CHOON

IPC: H04B3/30 ,  H04B1/04 ,  H04B15/02

CPC classification number: H04B1/0475 ,  H03F1/34 ,  H03F3/24 ,  H04B1/0483 ,  H04B3/30 ,  H04B15/02 ,  H04B2001/0408 ,  H04B2001/0433 ,  H04B2215/00

Abstract: Described is an apparatus which comprises: a pre-driver coupled to a transmitter, the transmitter having a differential output; and a tuning circuit operable to couple to the differential output to tune the pre-driver of the transmitter according to a common mode noise signature of a common mode signal derived from the differential output.

公开(公告)号：DE112019000662T5

公开(公告)日：2020-10-15

申请号：DE112019000662

申请日：2019-02-28

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  MILSTREY ROBERT ,  SRIVASTAVA AMIT KUMAR

IPC: G06F1/32 ,  G06F13/16 ,  G06F13/40 ,  G06F13/42

Abstract: In einer Ausführungsform weist eine Vorrichtung auf: mindestens eine Verarbeitungsschaltung; mindestens ein Array, das mit der mindestens einer Verarbeitungsschaltung assoziiert ist; eine Leistungssteuerung, um den Leistungsverbrauch der Vorrichtung zu verwalten; und eine Fabric-Brücke, die mit der Leistungssteuerung gekoppelt ist. Die Fabric-Brücke und die Leistungssteuerung können ausgelegt sein, um ein Handschlag-Protokoll zu implementieren, um zu ermöglichen, dass die Fabric-Brücke vor dem Eintritt der Vorrichtung in einen ersten Niedrigleistungszustand Daten von dem mindestens einen Array über einen Seitenband-Kommunikationspfad empfängt und die Daten an einen Systemspeicher, der mit der Vorrichtung gekoppelt ist, über einen primären Kommunikationspfad sendet. Andere Ausführungsformen werden beschrieben und beansprucht.

公开(公告)号：DE112017006034T5

公开(公告)日：2019-08-14

申请号：DE112017006034

申请日：2017-10-12

Applicant: INTEL CORP

Inventor： BANDI CHENCHU PUNNARAO ,  SRIVASTAVA AMIT KUMAR ,  MOHAPATRA SABYASACHI

IPC: H04L27/152 ,  H04L7/00 ,  H04L7/033

Abstract: Nach den hierein offenbarten Ausführungsformen sind Systeme und Verfahren für Linkschulung zwischen einer Hostvorrichtung und einer Vorrichtung bereitgestellt. Die Hostvorrichtung enthält eine Taktquelle, eine Frontendschaltung, einen Lastzyklusmonitor (DCM), eine Linkschulungslogik und einen Lastzyklusanpasser (DCA). Die Frontendschaltung soll eine Schulungssequenz und ein Weiterleitungstaktsignal an die Vorrichtung übertragen und ein Stroboskopsignal von der Vorrichtung über ein physisches Übertragungsmedium empfangen. Der DCM soll einen Lastzyklus des Stroboskopsignals und einen Lastzyklus des Taktsignals überwachen. Die Linkschulungslogik soll eine Anpassung des Taktsignals bestimmen und ein Steuersignal erzeugen. Der DCA soll das Taktsignal und das Steuersignal empfangen und das Taktsignal anpassen, um ein angepasstes Weiterleitungstaktsignal mit Blick auf das Steuersignal erzeugen.