公开(公告)号：DE102009042669B4

公开(公告)日：2016-11-10

申请号：DE102009042669

申请日：2009-09-23

Applicant: INTEL CORP

Inventor： TAN SIN ,  RADHAKRISHNAN SIVAKUMAR ,  TENNANT BRUCE A ,  BALRAJ JASPER ,  KOKER ALTUG

IPC: G06F13/12 ,  G06F1/32 ,  G06F13/38

Abstract: Schnittstellenschaltung in einem Computersystem, die aufweist: ein Steuerregister (220) für den Rauschunterdrückungsmodus, um die Steuerung von Leistung an wenigstens eine Schaltung zum Erfassen von Rauschunterdrückung zu aktivieren, die mit einer Kopplungsstruktur (332) verknüpft ist, entsprechend einem ersten Modus, der einem Software-Modus entspricht, oder einem zweiten Modus, der einem kombinierten Hardware- und Software-Modus entspricht; ein zweites Register (230), das mit dem Steuerregister (220) für den Rauschunterdrückungsmodus gekoppelt ist, um Softwareeinstellungen zu empfangen, die angeben, welche aus einer Vielzahl von Schaltungen (2800, ..., 280n) zum Erfassen der Rauschunterdrückung, die jede mit einer entsprechenden Spur der Kopplungsstruktur verknüpft ist, in einem Zustand niedriger Leistung der Kopplungsstruktur bei Betrieb im ersten Modus deaktiviert werden soll; einen Detektor, der als Reaktion auf Betrieb im zweiten Modus aktiviert wird, um dynamisch eine logische Spur Null der Kopplungsstruktur in dem zweiten Modus zu erfassen; ein drittes Register (250), das mit dem Detektor gekoppelt ist, um die dynamisch erfasste logische Spur Null zu empfangen und zu speichern, und auf das bei Fehlersuche- und -beseitigungsoperationen zugegriffen werden kann; und eine Logik (260), um die Softwareeinstellungen, eine Ausgabe des Detektors in dem zweiten Modus und ein Rauschunterdrückungsdeaktivierungssignal von einer Logik (210) für die physikalische Schicht zu kombinieren, um ausgewählt wenigstens eine der Schaltungen zum Erfassen der Rauschunterdrückung in dem Zustand niedriger Leistung auf Basis der kombinierten Signale zu aktivieren.

公开(公告)号：DE102009042669A1

公开(公告)日：2010-04-15

申请号：DE102009042669

申请日：2009-09-23

Applicant: INTEL CORP

Inventor： TAN SIN ,  RADHAKRISHNAN SIVAKUMAR ,  TENNANT BRUCE A ,  BALRAJ JASPER ,  KOKER ALTUG

IPC: G06F1/32 ,  G06F13/12 ,  G06F13/38

Abstract: In one embodiment, the present invention includes power control logic for squelch detection circuitry to enable selective enabling of one or more squelch detection circuits of an interconnect interface in a low power mode. The logic may include a squelch mode control register to select a first mode or a second mode of power control, a second register coupled to the squelch mode control register to receive software settings to indicate which squelch detect circuit(s) to disable in a low power state of the interconnect, and a detector to dynamically detect a logical lane zero of the interconnect in the second mode. Other embodiments are described and claimed.