公开(公告)号：DE112016004332T5

公开(公告)日：2018-05-30

申请号：DE112016004332

申请日：2016-08-24

Applicant: INTEL CORP

Inventor： TENNANT BRUCE A

IPC: G06F13/10 ,  G06F13/14

Abstract: System, Verfahren und Vorrichtungen werden beschrieben, um den Taktversatz zwischen mehreren Leitbahn-Gruppen ausgeglichener Datenströme auszugleichen. Mehrere unterschiedliche und ausgeglichene Leitbahn-Gruppen können mithilfe von einem Satz von Zählern, die zwischen den Gruppen synchronisiert sind, abgeglichen werden. Die Zähler ermöglichen einen Weg, um das Zeitdelta (Zählerdifferenz) in Takten zwischen den vielen Strömen zu messen. Unter Verwendung dieses Unterschieds können ein oder mehrere Ströme verzögert werden, um die vielen Ströme abzugleichen. Die Zählerwerte werden zwischen den vielen Gruppen auf eine Weise kommuniziert, sodass sie mit festgelegten Datenstrommarkierungen abgeglichen werden. Diese festgelegten Markierungen und das Aufbrechen der Zähler in Bezug auf die Periodizität der Markierungen ermöglichen die vielen Ströme auf widerstandsfähige Weise zu verglichen und ein genaues Zeitdelta zu berechnen.

公开(公告)号：WO2011008402A3

公开(公告)日：2011-03-31

申请号：PCT/US2010038949

申请日：2010-06-17

Applicant: INTEL CORP ,  TAN SIN S ,  SRINIVASAN SRIKANTH T ,  TENNANT BRUCE A ,  PETROV DMITRY

Inventor： TAN SIN S ,  SRINIVASAN SRIKANTH T ,  TENNANT BRUCE A ,  PETROV DMITRY

IPC: G06F15/16 ,  G06F1/04 ,  G06F13/14

CPC classification number: G06F1/3206

Abstract: Methods and apparatus relating squelch filtration to limit false wakeups are described. In one embodiment, a squelch logic generates a wakeup event for an agent based on occurrence of a number of pulses (originating from another agent) during a time period. Other embodiments are also disclosed.

Abstract translation: 描述了关于静噪过滤以限制假唤醒的方法和设备。 在一个实施例中，静噪逻辑基于在一段时间内出现多个脉冲（源自另一个代理）而产生代理的唤醒事件。 还公开了其他实施例。

公开(公告)号：DE102009042669B4

公开(公告)日：2016-11-10

申请号：DE102009042669

申请日：2009-09-23

Applicant: INTEL CORP

Inventor： TAN SIN ,  RADHAKRISHNAN SIVAKUMAR ,  TENNANT BRUCE A ,  BALRAJ JASPER ,  KOKER ALTUG

IPC: G06F13/12 ,  G06F1/32 ,  G06F13/38

Abstract: Schnittstellenschaltung in einem Computersystem, die aufweist: ein Steuerregister (220) für den Rauschunterdrückungsmodus, um die Steuerung von Leistung an wenigstens eine Schaltung zum Erfassen von Rauschunterdrückung zu aktivieren, die mit einer Kopplungsstruktur (332) verknüpft ist, entsprechend einem ersten Modus, der einem Software-Modus entspricht, oder einem zweiten Modus, der einem kombinierten Hardware- und Software-Modus entspricht; ein zweites Register (230), das mit dem Steuerregister (220) für den Rauschunterdrückungsmodus gekoppelt ist, um Softwareeinstellungen zu empfangen, die angeben, welche aus einer Vielzahl von Schaltungen (2800, ..., 280n) zum Erfassen der Rauschunterdrückung, die jede mit einer entsprechenden Spur der Kopplungsstruktur verknüpft ist, in einem Zustand niedriger Leistung der Kopplungsstruktur bei Betrieb im ersten Modus deaktiviert werden soll; einen Detektor, der als Reaktion auf Betrieb im zweiten Modus aktiviert wird, um dynamisch eine logische Spur Null der Kopplungsstruktur in dem zweiten Modus zu erfassen; ein drittes Register (250), das mit dem Detektor gekoppelt ist, um die dynamisch erfasste logische Spur Null zu empfangen und zu speichern, und auf das bei Fehlersuche- und -beseitigungsoperationen zugegriffen werden kann; und eine Logik (260), um die Softwareeinstellungen, eine Ausgabe des Detektors in dem zweiten Modus und ein Rauschunterdrückungsdeaktivierungssignal von einer Logik (210) für die physikalische Schicht zu kombinieren, um ausgewählt wenigstens eine der Schaltungen zum Erfassen der Rauschunterdrückung in dem Zustand niedriger Leistung auf Basis der kombinierten Signale zu aktivieren.

公开(公告)号：DE102009042669A1

公开(公告)日：2010-04-15

申请号：DE102009042669

申请日：2009-09-23

Applicant: INTEL CORP

Inventor： TAN SIN ,  RADHAKRISHNAN SIVAKUMAR ,  TENNANT BRUCE A ,  BALRAJ JASPER ,  KOKER ALTUG

IPC: G06F1/32 ,  G06F13/12 ,  G06F13/38

Abstract: In one embodiment, the present invention includes power control logic for squelch detection circuitry to enable selective enabling of one or more squelch detection circuits of an interconnect interface in a low power mode. The logic may include a squelch mode control register to select a first mode or a second mode of power control, a second register coupled to the squelch mode control register to receive software settings to indicate which squelch detect circuit(s) to disable in a low power state of the interconnect, and a detector to dynamically detect a logical lane zero of the interconnect in the second mode. Other embodiments are described and claimed.

公开(公告)号：DE102019108376A1

公开(公告)日：2019-11-07

申请号：DE102019108376

申请日：2019-04-01

Applicant: INTEL CORP

Inventor： DAS SHARMA DEBENDRA ,  JEN MICHELLE C ,  BHARADWAJ PRAHLADACHAR JAYAPRAKASH ,  TENNANT BRUCE A ,  WAGH MAHESH

IPC: G06F13/42 ,  G06F13/38

Abstract: Systeme, Verfahren und Geräte können ein Hostgerät umfassen, das einen Stammkomplex, einen Link und einen Interconnect-Protokollstapel gekoppelt mit einem Bus-Link umfasst. Der Interconnect-Protokollstapel kann Multiplex-Logik zum Auswählen eines von einem PCIe (Peripheral Component Interconnect Express)-Modus der höheren Schichten oder einem Beschleuniger-Link-Protokoll-Modus der höheren Schichten, wobei der PCIe-Modus der höheren Schichten oder der Beschleuniger-Link-Protokoll-Modus der höheren Schichten zum Kommunizieren über den Link ist, und Bitübertragungsschichtlogik zum Bestimmen eines oder mehrerer Merkmale niedriger Latenz umfassen, die mit einem oder beiden des PCIe-Modus der höheren Schichten oder des Beschleuniger-Link-Protokoll-Modus der höheren Schichten assoziiert sind.

公开(公告)号：DE112010002778B4

公开(公告)日：2015-09-10

申请号：DE112010002778

申请日：2010-06-17

Applicant: INTEL CORP

Inventor： TAN SIN S ,  PETROV DMITRY ,  SRINIVASAN SRIKANTH T ,  TENNANT BRUCE A

IPC: G06F1/32 ,  G06F1/04 ,  G06F13/14 ,  G06F15/16

Abstract: Vorrichtung, umfassend: einen ersten Agenten, der mit einem zweiten Agenten gekoppelt ist; wobei der erste Agent eine Logik umfasst, um zu bestimmen, ob der erste Agent aus einem Zustand mit niedrigerem Energieverbrauch austreten soll, wobei die Logik umfasst: einen Pulszähler zum Zählen einer Anzahl von Pulsen von dem zweiten Agenten, die von der Logik während einer Zeitperiode empfangen werden; einen Komparator zum Erzeugen eines Weckereignissignals, um zu verursachen, dass der erste Agent aus dem Zustand mit niedrigerem Energieverbrauch austritt, auf der Basis eines Vergleiches einer Ausgabe des Pulszählers mit einem Schwellenwert.

公开(公告)号：DE112010002778T5

公开(公告)日：2012-09-20

申请号：DE112010002778

申请日：2010-06-17

Applicant: INTEL CORP

Inventor： TAN SIN S ,  PETROV DMITRY ,  SRINIVASAN SRIKANTH T ,  TENNANT BRUCE A

IPC: G06F15/16 ,  G06F1/04 ,  G06F13/14

Abstract: Es werden Verfahren und Vorrichtungen bezüglich Rauschunterdrückung zur Begrenzung von falschem Wecken beschrieben. Bei einer Ausführungsform erzeugt eine Rauschunterdrückungslogik ein Weckereignis für einen Agenten auf der Basis des Auftretens einer Anzahl von Pulsen (die von einem anderen Agenten stammen) während einer Zeitperiode. Es werden auch andere Ausführungsformen beschrieben.