公开(公告)号：DE102019119956A1

公开(公告)日：2020-04-02

申请号：DE102019119956

申请日：2019-07-24

Applicant: INTEL CORP

Inventor： PEARCE JONATHAN ,  SHEFFIELD DAVID ,  SRINIVASAN SRIKANTH ,  COOK JEFFREY ,  MARR DEBORAH ,  DAVARE ABHIJIT ,  AYUPOV ANDREY

IPC: G06F9/30

Abstract: Eine Vorrichtung und ein Verfahren zur datenparallelen Einzelprogramm-Mehrfachdaten(SPMD)-Ausführung. Eine Ausführungsform eines Prozessors umfasst zum Beispiel: Befehlsabrufverschaltung zum Abrufen von Befehlen eines oder mehrerer primärer Threads; einen Decoder zum Decodieren der Befehle zum Erzeugen von uops; einen datenparallelen Cluster (DPC) zum Ausführen von Mikrothreads, die eine Teilmenge der uops umfassen, wobei der DPC ferner umfasst: eine Vielzahl von Ausführungssignalleitungen zum Durchführen einer parallelen Ausführung der Mikrothreads; eine Befehlsdecodierwarteschleife (IDQ) zum Speichern der uops vor der Ausführung; und eine Planungseinheit zum Auswerten der Mikrothreads auf Grundlage von assoziierten Variablen, die Befehlszeiger(IP)-Werte enthalten, wobei die Planungseinheit Mikrothreads auf Grundlage der Auswertung in Fragmente zur parallelen Ausführung in den Ausführungssignalleitungen zusammenzufassen hat.

公开(公告)号：DE102022107178A1

公开(公告)日：2022-12-29

申请号：DE102022107178

申请日：2022-03-25

Applicant: INTEL CORP

Inventor： ZIMMER VINCENT ,  JAIN NILESH ,  POORNACHANDRAN RAJESH ,  DAVARE ABHIJIT ,  BALASUBRAMANIAN KAUSHIK ,  LACEWELL CHAUNTE ,  PUTTANNAIAH KARAN ,  FANG JIAHAO ,  BANIK SUBRATA ,  REGUPATHY RAJARAM ,  THOMAS SALIL MATHACHAN

IPC: G06F9/50 ,  G06F9/44 ,  G06F9/46 ,  G06F30/30 ,  G06N3/08 ,  G06N20/00

Abstract: Es werden Einrichtungen, Herstellungsartikel und Verfahren zum Verwalten von Verarbeitungseinheiten offenbart. Vorliegend offenbarte Beispiele ermöglichen die Verwaltung von Systemen, die heterogene Verarbeitungseinheiten, XPUs usw. nutzen, um solche Verarbeitungseinheiten effizient zu nutzen. Einige Einrichtungen, Herstellungsartikel und Verfahren erleichtern beispielsweise gemeinsame Nutzung von Ressourcen, Ressourcenzuteilung und/oder Kernelerzeugung basierend auf Hardwareressourcen.