公开(公告)号：DE112017001775T5

公开(公告)日：2018-12-13

申请号：DE112017001775

申请日：2017-02-28

Applicant: INTEL CORP

Inventor： JAIN SANJEEV ,  PAPADANTONAKIS KARL S ,  SOUTHWORTH ROBERT G ,  GRAVEL ALAIN ,  DAMA JONATHAN A

IPC: G06F12/1018

Abstract: Vorrichtungen und Verfahren für Pipeline-Hashing werden hier beschrieben. Eine beispielhafte Vorrichtung zum Durchführen einer Pipeline-Hashfunktion kann aufweisen: einen ersten Speicher zum Speichern einer ersten Mehrzahl von Bucket-Datensätzen, einen zweiten Speicher zum Speichern einer zweiten Mehrzahl von Bucket-Datensätzen und eine Hashschaltung zum Empfangen eines Schlüssels und zum Durchführen einer Pipeline-Hashfunktion unter Verwendung des Schlüssels, um einen Hashwert bereitzustellen. Die Hashschaltung wählt ferner einen ersten Bucket-Datensatz der ersten Mehrzahl von Bucket-Datensätzen aus dem ersten Speicher basierend auf einer ersten Teilmenge von Bits des Hashwertes aus. Die Hashschaltung stellt ferner eine Anzeige einer Position eines bestimmten Eintrags eines Eintragsdatensatzes der mehreren Eintragsdatensätze bereit, basierend auf dem Inhalt des ersten Bucket-Datensatzes und einer zweiten Teilmenge von Bits des Hashwertes.

公开(公告)号：DE102014116418A1

公开(公告)日：2015-06-18

申请号：DE102014116418

申请日：2014-11-11

Applicant: INTEL CORP

Inventor： NAOURI YGDAL ,  SARANGAM PARTHASARATHY ,  CHAYAT RONEN ,  VASUDEVAN ANIL ,  FRIEDMAN BEN-ZION ,  GRAVEL ALAIN

IPC: G06F13/16 ,  G06F12/06 ,  G06F13/42

Abstract: Eine Ausführungsform kann Schaltungen umfassen, die, zumindest teilweise, mindestens eine Indikation zur Verfügung stellen, dass mindestens ein Teil der Daten zur Verarbeitung durch mindestens einen Datenprozessor verfügbar ist. Mindestens eine Indikation kann vor, zumindest teilweise, der Gesamtheit des mindestens einen Teils der Daten, dass diese zur Verarbeitung durch mindestens einen Datenprozessor verfügbar sind, zur Verfügung gestellt werden. Der zumindest eine Datenprozessor kann als zumindest teilweise Reaktion auf die zumindest eine Indikation die Verarbeitung beginnen. Viele Alternativen, Variationen und Modifikationen sind möglich.

公开(公告)号：DE102018006890A1

公开(公告)日：2018-12-06

申请号：DE102018006890

申请日：2018-08-30

Applicant: INTEL CORP

Inventor： BURRES BRADLEY ,  NIELL JOSE ,  GRAVEL ALAIN ,  MCSHANE ERIK ,  SUNDAR NARU

IPC: G06F13/38 ,  H04L47/20

Abstract: Technologien zur Verarbeitung von Netzpaketen durch einen Netzwerk-Schnittstellenkontroller (NIC) einer Rechenvorrichtung weisen eine Netzwerk-Schnittstelle, einen Paketprozessor und eine Kontrollervorrichtung des NIC auf, die jeweils kommunizierend mit einer Speicherstruktur des NIC gekoppelt sind. Der Paketprozessor ist dafür ausgelegt, eine Ereignisnachricht von der Speicherstruktur zu empfangen und eine Nachricht an die Kontrollervorrichtung zu übertragen, wobei die Nachricht anzeigt, dass das Netzpaket empfangen worden ist und den Speicherstrukturplatzzeiger aufweist. Die Kontrollervorrichtung ist dafür ausgelegt, zumindest einen Teil des empfangenen Netzpakets aus der Speicherstruktur abzurufen, einen eingehenden Deskriptor zu schreiben, der von einem oder mehreren On-Chip-Kernen des NIC verwendbar ist, um eine Operation an dem abgerufenen Teil auszuführen, und das Netzpaket in Abhängigkeit von einem abgehenden Deskriptor, der von den On-Chip-Kernen nach Ausführen der Operation geschrieben worden ist, umzustrukturieren. Hier werden auch andere Ausführungsformen beschrieben.