公开(公告)号：DE102018005170A1

公开(公告)日：2019-01-03

申请号：DE102018005170

申请日：2018-06-29

Applicant: INTEL CORP

Inventor： HABER GADI ,  VALENTINE ROBERT ,  ZAKS AYAL ,  CORBAL SAN ADRIAN JESUS

IPC: G06F9/30

Abstract: Offenbarte Ausführungsformen betreffen Anweisungen für Vektoroperationen mit unmittelbaren Werten. In einem Beispiel enthält ein System einen Speicher und einen Prozessor, der Abrufschaltungen zum Abrufen der Anweisung aus einem Codespeicher enthält, die Anweisung enthaltend einen Operationscode, eine Bestimmungskennung zum Spezifizieren eines Bestimmungsvektorregisters, eine erste Unmittelbare und eine Schreibmaskenkennung zum Spezifizieren eines Schreibmaskenregisters, das Schreibmaskenregister enthaltend mindestens ein Bit korrespondierend mit jedem Bestimmungsvektorregisterelement, das mindestens eine Bit zum Spezifizieren, ob das Bestimmungsvektorregisterelement maskiert oder nicht maskiert ist, Decodierungsschaltungen zum Decodieren der abgerufenen Anweisung und Ausführungsschaltungen zum Ausführen der decodierten Anweisung, zum Verwenden des Schreibmaskenregisters zum Bestimmen nicht maskierter Elemente des Bestimmungsvektorregisters und, wenn der Operationscode spezifiziert, rundzusenden, Rundsenden der ersten Unmittelbaren an ein oder mehrere nicht maskierte Vektorelemente des Bestimmungsvektorregisters.

公开(公告)号：DE102016006560A1

公开(公告)日：2016-12-29

申请号：DE102016006560

申请日：2016-05-25

Applicant: INTEL CORP

Inventor： MATVEYEV PAVEL G ,  MASLENNIKOV DMITRY M ,  CAPRIOLI PAUL ,  HABER GADI

IPC: G06F9/30

Abstract: Ausführungsformen für Systeme, Verfahren und Vorrichtungen zur Leistungsverbesserung von statusabhängigen Berechnungen werden beschrieben. In einer Ausführungsform umfasst eine Hardwarevorrichtung Decoder-Hardware, um eine Anweisung zu decodieren, Operandabfrage-Hardware, um Daten von mindestens einem Quelloperanden abzufragen, der mit der von der Decoder-Hardware decodierten Anweisung assoziiert ist, und Ausführungs-Hardware, um die decodierte Anweisung auszuführen, um ein Resultat zu generieren, das mindestens ein Statusbit enthält, und um zu bewirken, dass das Resultat und mindestens ein Statusbit an einem einzigen physischen Zielspeicherort gespeichert werden, wobei das mindestens eine Statusbit und das Resultat durch einen Lesevorgang des einzelnen Registers zugänglich sind.