公开(公告)号：DE102013111605A1

公开(公告)日：2014-04-30

申请号：DE102013111605

申请日：2013-10-22

Applicant: INTEL CORP

Inventor： HICKMANN BRAIN J ,  BRADFORD DENNIS R ,  FLETCHER THOMAS D

IPC: G06F7/38

Abstract: In einer Ausführungsform ist eine fusionierte Multiplizier-Addier-(FMA)-Schaltung konfiguriert, um eine Mehrzahl von Eingangsdatenwerten zu empfangen, um einen FMA-Befehl auf die Eingangsdatenwerte auszuführen. Die Schaltung umfasst eine Multiplizier-Einheit und eine Addier-Einheit, die mit einem Ausgang der Multiplizier-Einheit gekoppelt ist, und eine Steuerungslogik, um die Eingangsdatenwerte zu empfangen, und um eine Schaltaktivität zu reduzieren und somit den Stromverbrauch eines oder mehrerer Komponenten der Schaltung basierend auf einem Wert eines oder mehrerer der Eingangsdatenwerte zu reduzieren. Andere Ausführungsformen werden beschrieben und beansprucht.