公开(公告)号：KR20180041257A

公开(公告)日：2018-04-23

申请号：KR20187010368

申请日：2013-10-30

Applicant: INTEL CORP

Inventor： HARRIMAN DAVID J ,  WAGH MAHESH ,  ISMAIL ABDUL R ,  FROELICH DANIEL S

IPC: G06F13/38 ,  G06F13/42 ,  G06F15/78

CPC classification number: G06F13/4282 ,  G06F1/14 ,  G06F13/00 ,  G06F13/385 ,  H04L43/0858 ,  H04L43/106

Abstract: 실시예에서, 장치는로컬클록신호에따라서시작값과종료값 사이를카운트하는카운터와, 카운터의출력을저장하는제 1 레지스터와, 제 1 레지스터로부터수신된카운터출력의샘플을저장하는미러탄성버퍼 - 미러탄성버퍼는수신기회로의탄성버퍼를미러링함 - 와, 미러탄성버퍼로부터의카운터출력샘플및 카운터로부터출력된현재카운터값을수신하고, 카운터출력샘플및 현재카운터값에적어도일부기초하여수신기회로를횡단하는데이터요소의이동지연을결정하는해상도로직을포함한다. 다른실시예가설명되고청구된다.

公开(公告)号：WO2012177877A3

公开(公告)日：2013-02-28

申请号：PCT/US2012043549

申请日：2012-06-21

Applicant: INTEL CORP ,  THAKUR ANSHUMAN ,  ISMAIL ABDUL R

Inventor： THAKUR ANSHUMAN ,  ISMAIL ABDUL R

IPC: G06F13/14 ,  G06F13/24 ,  G06F13/38

CPC classification number: H04W52/0209 ,  Y02D70/00 ,  Y02D70/142 ,  Y02D70/144 ,  Y02D70/23

Abstract: A controller for a host system includes an interface and a buffer. The interface receives a plurality of data units isochronously received from a connected device, and the buffer stores the data units and then output a data block upon the occurrence of at least one condition. Each data unit stores data of a first size and the data block includes data of a second size greater than the first size. The connected device may be a Universal Serial Bus (USB) device or another type of device.

Abstract translation: 用于主机系统的控制器包括接口和缓冲器。 接口接收从连接的设备等时接收的多个数据单元，并且缓冲器存储数据单元，然后在发生至少一个条件时输出数据块。 每个数据单元存储第一大小的数据，并且数据块包括大于第一大小的第二大小的数据。 连接的设备可以是通用串行总线（USB）设备或其他类型的设备。

公开(公告)号：DE112016002355T5

公开(公告)日：2018-02-22

申请号：DE112016002355

申请日：2016-04-14

Applicant: INTEL CORP

Inventor： HOWARD JOHN S ,  VADIVELU KARTHI R ,  ISMAIL ABDUL R

IPC: G06F13/38 ,  G06F13/24 ,  G06F13/42

Abstract: Verfahrenstechniken zur Latenzzeitverbesserung werden hierin beschrieben. Die Verfahrenstechniken können eine Vorrichtung umfassen, die einen zum Empfangen von Transfers über einen Bus konfigurierten Empfänger aufweist. Die Transfers umfassen einen periodischen Transfer in einem vordefinierten Intervall, worin der periodische Transfer einer garantierten Bandbreite über den Bus zugeordnet ist. Die Transfers können auch einen asynchronen Transfer zu jedem beliebigen Zeitpunkt innerhalb des vordefinierten Intervalls umfassen. Die Vorrichtung kann auch eine Logik umfassen, die konfiguriert ist, einen modifizierten periodischen Transfer in einem Intervall, das kleiner als das vordefinierte Intervall ist, und einen modifizierten asynchronen Transfer, der einen Prioritätsstatus oberhalb des asynchronen Transfers umfasst, zu implementieren.

公开(公告)号：WO2012040678A3

公开(公告)日：2012-07-12

申请号：PCT/US2011053169

申请日：2011-09-24

Applicant: INTEL CORP ,  HARRIMAN DAVID J ,  DUNSTAN ROBERT A ,  ISMAIL ABDUL R

Inventor： HARRIMAN DAVID J ,  DUNSTAN ROBERT A ,  ISMAIL ABDUL R

IPC: G06F1/26 ,  G06F13/14

CPC classification number: G06Q30/0241 ,  G06F1/266

Abstract: Methods and systems may include an apparatus having a power line interface and a controller with management logic. The management logic can manage the power delivery policies of devices connected to the power line interface based on changes in the power delivery capability of the apparatus.

Abstract translation: 方法和系统可以包括具有电力线接口的装置和具有管理逻辑的控制器。 管理逻辑可以基于设备的电力传送能力的变化来管理连接到电力线接口的设备的电力传送策略。

公开(公告)号：DE102021118048A1

公开(公告)日：2022-02-24

申请号：DE102021118048

申请日：2021-07-13

Applicant: INTEL CORP

Inventor： REGUPATHY RAJARAM ,  ISMAIL ABDUL R ,  KABIRY ZIV ,  V ABHILASH K ,  KUMAR PURUSHOTAM ,  KUMAR SINGH GAURAV

IPC: G06F13/00 ,  G06F13/12 ,  G06F13/38 ,  G06F13/40

Abstract: In einer Ausführungsform beinhaltet eine Einrichtung eine Host-Steuerung zum Implementieren einer oder mehrerer Schichten eines Universal-Serial-Bus(USB)-basierten Protokolls, um ein Interconnect für mehrere Vorrichtungen bereitzustellen. Die Host-Steuerung ist ausgelegt zum Überwachen von Steuerebenennachrichten auf dem Interconnect, Detektieren, in den Steuerebenennachrichten, eines Leistungszustandsänderungsbefehls für eine Vorrichtung, die mit dem Interconnect gekoppelt ist, wobei die Vorrichtungen ein getunneltes Protokoll auf dem Interconnect nutzen, und Modifizieren der Leistungsverteilung für eine oder mehrere andere Vorrichtungen des Interconnects basierend auf dem Detektieren des Leistungszustandsänderungsbefehls.

公开(公告)号：DE102021117658A1

公开(公告)日：2022-02-17

申请号：DE102021117658

申请日：2021-07-08

Applicant: INTEL CORP

Inventor： JEYASEELAN JAYA L ,  COOPER BARNES ,  ISMAIL ABDUL R

IPC: G06F1/32

Abstract: Es werden Techniken zum Steuern einer Eingabe/Ausgabe-Leistungsaufnahme (E/A-Leistungsaufnahme) offenbart. Bei der veranschaulichenden Ausführungsform überwacht eine Leistungsrichtlinien-Engine einer Rechenvorrichtung eine Leistungsaufnahme, E/A-Datenübertragungsraten und eine Temperatur und bestimmt, wann es eine Änderung in einer E/A-Leistungseinstellung geben sollte. Die E/A-Datenübertragung erfordert, dass die Daten ordnungsgemäß gehandhabt werden, was veranlasst, dass die Rechenvorrichtung eine Leistung für die E/A-Datenübertragung abgibt. Die Leistungsrichtlinien-Engine kann einen Vorrichtungstreiber, wie etwa einen Treiber einer E/A-Vorrichtung, anweisen, eine Datenübertragungsrate der E/A-Vorrichtung zu ändern, wodurch die Leistung reduziert wird, welche die Rechenvorrichtung für die Handhabung der E/A aufnimmt.

公开(公告)号：DE102019130715A1

公开(公告)日：2020-07-02

申请号：DE102019130715

申请日：2019-11-14

Applicant: INTEL CORP

Inventor： REGUPATHY RAJARAM ,  ISMAIL ABDUL R

IPC: G06F1/32

Abstract: Ausführungsformen betreffen eine USB-Steuerung (Universal Serial Bus) mit einem USB-Typ-C-Port, der mit einer USB-Typ-C-Verbindung gekoppelt werden kann, die Hochgeschwindigkeits-Datenleitungen und eine Alternativmodus-Funktionsleitung zum Führen von Niederleistungsbefehlen in Bezug auf eine Alternativmodusfunktion umfasst. Bei Ausführungsformen überwacht die Steuerung oder ein mit der Steuerung gekoppelter Prozessor die von der Alternativmodusfunktion verwendete Leitung auf die Niederleistungsbefehle und stellt Informationen über die Niederleistungsbefehle für einen Vorrichtungsrichtlinienmanager (DPM) zum Bestimmen einer Stromversorgungsverteilungsrichtlinie für mehrere mit dem DPM gekoppelte Vorrichtungen bereit. Bei Ausführungsformen ergänzt oder ersetzt die Stromversorgungsverteilungsrichtlinie eine Niederleistungsrichtlinie einer Vorrichtung des Verwendens einer USB-C/Stromversorgungsablieferungsrichtlinie und einer anderen Vorrichtung, die eine Alternativmodus-Niederleistungsrichtlinie verwendet. Es können andere Ausführungsformen beschrieben und/oder beansprucht werden.

公开(公告)号：EP3063640A4

公开(公告)日：2017-06-07

申请号：EP13896809

申请日：2013-10-30

Applicant: INTEL CORP

Inventor： HARRIMAN DAVID J ,  WAGH MAHESH ,  ISMAIL ABDUL R ,  FROELICH DANIEL S

IPC: G06F13/00 ,  G06F1/04 ,  H04L12/26

CPC classification number: G06F13/4282 ,  G06F1/14 ,  G06F13/00 ,  G06F13/385 ,  H04L43/0858 ,  H04L43/106

Abstract: In an embodiment, an apparatus includes a counter to count between a start value and an end value according to a local clock signal, a first register to store an output of the counter, a mirror elastic buffer to store samples of the counter output received from the first register, where the mirror elastic buffer is to mirror an elastic buffer of a receiver circuit, and a resolution logic to receive a counter output sample from the mirror elastic buffer and a current counter value output from the counter, and to determine a transit latency for a data element to traverse the receiver circuit based at least in part on the counter output sample and the current counter value. Other embodiments are described and claimed.

Abstract translation: 在一个实施例中，一种装置包括：计数器，用于根据本地时钟信号在起始值和结束值之间进行计数;第一寄存器，用于存储计数器的输出;镜像弹性缓冲器，用于存储从 第一寄存器，其中镜像弹性缓冲器用于镜像接收器电路的弹性缓冲器，以及分辨逻辑，用于从镜像弹性缓冲器接收计数器输出样本和从计数器输出的当前计数器值，并且确定传输 至少部分地基于计数器输出样本和当前计数器值，数据元素遍历接收器电路的延迟。 描述并要求保护其他实施例。