公开(公告)号：DE102019114027A1

公开(公告)日：2020-01-02

申请号：DE102019114027

申请日：2019-05-24

Applicant: INTEL CORP

Inventor： DOSHI KSHITIJ ,  KLEEN ANDREAS ,  SANE HARSHAD

IPC: G06F12/02

Abstract: Es werden Verfahren, Vorrichtungen, Systeme und Herstellungsartikel zur Optimierung von dynamischen Speichervergaben in mehrstufigen Speichersystemen offenbart. Ein beispielhaftes computerlesbares Speicherungsmedium umfasst Anweisungen zum Durchführen eines ersten Backtrace als Reaktion auf einen ersten malloc-Funktionsaufruf, um einen dem ersten malloc-Funktionsaufruf vorausgehenden ersten Pfad zu identifizieren und eine Größe eines Puffers in Speicher, der dem ersten Pfad zugeteilt ist, zu identifizieren; und Bestimmen eines Indikators, der einer Temperatur des dem ersten Pfad zugeteilten Puffers entspricht, während eines Offline-Profilierungslaufs einer Computeranwendung; und Durchführen eines zweiten Backtrace als Reaktion auf einen zweiten malloc-Funktionsaufruf, um einen dem zweiten malloc-Funktionsaufruf vorausgehenden zweiten Pfad zu identifizieren; und Zuteilen von Speicher aus einer Stufe von Speicher auf der Basis des Indikators als Reaktion auf den zweiten Pfad, der dem ersten Pfad entspricht, während der Laufzeit.

公开(公告)号：DE112017003323T5

公开(公告)日：2019-03-28

申请号：DE112017003323

申请日：2017-06-01

Applicant: INTEL CORP

Inventor： KLEEN ANDREAS ,  SADE RAANAN ,  YASIN AHMAD ,  RAJWAR RAVI ,  CHAPPELL ROBERT S ,  DEMENTIEV ROMAN

IPC: G06F11/30

Abstract: Verfahren zur Analyse von Abbrüchen transaktionaler Ausführungstransaktionen. Beginnen einer transaktionalen Ausführungstransaktion mit einem ersten logischen Prozessor. Durchführen von Anweisungen zum Speichern in den Speicher mit einem zweiten logischen Prozessor, während der erste logische Prozessor die transaktionale Ausführungstransaktion durchführt. Erfassen von Speicheradressen von und Anweisungszeigerwerten in Assoziation mit mindestens einer Probe der Anweisungen zum Speichern in den Speicher. Durchführen einer ersten Anweisung zum Speichern in den Speicher mit dem zweiten logischen Prozessor auf eine erste Speicheradresse, was das Abbrechen der transaktionalen Ausführungstransaktion verursachen soll. Erfassen der ersten Speicheradresse. Bestimmen eines Anweisungszeigerwerts, der mit der ersten Anweisung zum Speichern in den Speicher gekoppelt ist, durch Korrelieren von mindestens der erfassten ersten Speicheradresse mit den erfassten Speicheradressen mindestens der Probe der Anweisungen zum Speichern in den Speicher.

公开(公告)号：EP2972885A4

公开(公告)日：2016-09-21

申请号：EP13877753

申请日：2013-03-14

Applicant: INTEL CORP

Inventor： KLEEN ANDREAS

IPC: G06F12/00 ,  G06F9/06 ,  G06F9/52 ,  G06F12/02 ,  G06F12/0815 ,  G06F17/30

CPC classification number: G06F9/467 ,  G06F9/06 ,  G06F9/526 ,  G06F12/0261 ,  G06F12/0269 ,  G06F12/0815 ,  G06F12/0875 ,  G06F12/1466 ,  G06F17/30327 ,  G06F2212/1048

Abstract: Generally, this disclosure provides systems, devices, methods and computer readable media for memory object reference count management with improved scalability based on transactional reference count elision. The device may include a hardware transactional memory processor configured to maintain a read-set associated with a transaction and to abort the transaction in response to a modification of contents of the read-set by an entity external to the transaction; and a code module configured to: enter the transaction; locate the memory object; read the reference count associated with the memory object, such that the reference count is added to the read-set associated with the transaction; access the memory object; and commit the transaction.

Abstract translation: 通常，本公开提供了用于存储器对象引用计数管理的系统，设备，方法和计算机可读介质，其基于事务参考计数检测具有改进的可扩展性。 该设备可以包括硬件事务性存储器处理器，其被配置为维持与事务相关联的读取集合，并且响应于由该事务外部的实体对该读取集合的内容的修改来中止该事务; 以及代码模块，被配置为：输入所述交易; 找到内存对象; 读取与存储器对象相关联的引用计数，使得引用计数被添加到与事务相关联的读取集合; 访问内存对象; 并提交交易。