中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

19 records (took 0.021 seconds)

    Method and apparatus for suspending execution of thread until specified memory access occurs
    1.
    发明专利
    Method and apparatus for suspending execution of thread until specified memory access occurs 有权
    用于暂停执行线程的方法和装置指定的存储器访问记录

    公开(公告)号：JP2008165834A

    公开(公告)日：2008-07-17

    申请号：JP2008081180

    申请日：2008-03-26

    Applicant: Intel Corp ,  インテル コーポレイション

    Inventor： MARR DEBORAH ,  ROGERS SCOTT ,  HILL DAVID ,  KAUSHIK SHIVNANDAN ,  CROSSLAND JAMES ,  KOUFATY DAVID

    IPC: G06F9/00 ,  G06F9/46 ,  G06F20060101 ,  G06F9/30 ,  G06F9/38 ,  G06F9/48 ,  G06F12/08 ,  G06F17/00

    CPC classification number: G06F9/3009 ,  G06F9/30079 ,  G06F9/3851 ,  G06F9/4812 ,  G06F9/4843

    Abstract: PROBLEM TO BE SOLVED: To provide a processor, an apparatus, a method, a system and a computer readable medium for effectively temporarily suspending processing of a multi-thread processor and one thread of the multi-thread processor. SOLUTION: This invention is composed of the processor characterized by having a plurality of execution units capable of executing a plurality of threads including a first thread having a first command having a related address operand indicating a monitor address, suspending logic for suspending execution of the first thread, and a monitor for resuming the first thread in response to a memory access to the monitor address. COPYRIGHT: (C)2008,JPO&INPIT

    Abstract translation: 要解决的问题：提供一种处理器，装置，方法，系统和计算机可读介质，用于有效地临时挂起多线程处理器和多线程处理器的一个线程的处理。 解决方案：本发明由处理器组成，其特征在于具有能够执行多个线程的多个执行单元，所述多个线程包括具有第一命令的第一线程，所述第一线程具有指示监视地址的相关地址操作数的第一命令，用于暂停执行的挂起逻辑 的第一线程，以及响应于对监视器地址的存储器访问来恢复第一线程的监视器。 版权所有（C）2008，JPO＆INPIT

    PROVIDING DIFFERENTIATED I/O SERVICES WITHIN A HARDWARE STORAGE CONTROLLER
    2.
    发明申请
    PROVIDING DIFFERENTIATED I/O SERVICES WITHIN A HARDWARE STORAGE CONTROLLER 审中-公开
    在硬件存储控制器内提供不同的I / O服务

    公开(公告)号：WO2010078161A3

    公开(公告)日：2010-09-23

    申请号：PCT/US2009069265

    申请日：2009-12-22

    Applicant: INTEL CORP ,  MESNIER MICHAEL ,  KOUFATY DAVID

    Inventor： MESNIER MICHAEL ,  KOUFATY DAVID

    IPC: G06F13/14 ,  G06F3/06

    CPC classification number: G06F3/0659 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0644 ,  G06F3/0685

    Abstract: A device, system, and method are disclosed. In one embodiment device includes routing logic that is capable of receiving an I/O storage request from an operating system. The I/O storage request includes an input/output (I/O) data type tag that specifies a type of I/O data to be stored with the I/O storage request. The routing logic is also capable of determining, based on the I/O data type tag, which of a number of storage pools to send the I/O storage request. Each storage pool has a certain level of associated service.

    Abstract translation: 公开了一种装置，系统和方法。 在一个实施例中，设备包括能够从操作系统接收I / O存储请求的路由逻辑。 I / O存储请求包括一个输入/输出（I / O）数据类型标记，用于指定要与I / O存储请求一起存储的I / O数据的类型。 路由逻辑还能够基于I / O数据类型标签来确定发送I / O存储请求的多个存储池中的哪一个。 每个存储池都有一定的关联服务级别。

    SICHERE ADRESSÜBERSETZUNGSDIENSTE MIT BUNDLE-ZUGRIFFSKONTROLLE
    3.
    发明专利
    SICHERE ADRESSÜBERSETZUNGSDIENSTE MIT BUNDLE-ZUGRIFFSKONTROLLE 未知

    公开(公告)号：DE102021128529A1

    公开(公告)日：2022-06-23

    申请号：DE102021128529

    申请日：2021-11-03

    Applicant: INTEL CORP

    Inventor： KOUFATY DAVID ,  TRIKALINOU ANNA ,  KAKAIYA UTKARSH Y ,  SAHITA RAVI ,  MASTI RAMYA JAYARAM

    IPC: G06F12/14 ,  G06F12/1036

    Abstract: Ausführungsformen sind darauf gerichtet, einen sicheren Adressübersetzungsdienst bereitzustellen. Eine Ausführungsform eines Systems beinhaltet eine Speichervorrichtung zum Speichern von Speicherdaten in mehreren physischen Seiten, die von mehreren Vorrichtungen gemeinsam genutzt werden, eine erste Tabelle, um jede Speicherseite einer verknüpften Bundle-Kennung (ID) zuzuordnen, die eine oder mehrere Vorrichtungen mit Zugriff auf eine Speicherseite identifiziert, eine zweite Tabelle, um jeder Bundle-ID Seitenzugriffsberechtigungen zuzuordnen, die Zugriff auf eine oder mehrere mit einer Bundle-ID verknüpfte Seiten definieren, und einen Übersetzungsagenten zum Empfangen von Anforderungen von den mehreren Vorrichtungen, um Speicheroperationen auf dem Speicher durchzuführen und Seitenzugriffsberechtigungen für Anforderungen, die von den mehreren Vorrichtungen empfangen werden, unter Verwendung der ersten Tabelle und der zweiten Tabelle zu bestimmen.

    Sichere direkte Peer-to-Peer-Speicherzugriffsanforderung zwischen Geräten
    6.
    发明专利
    Sichere direkte Peer-to-Peer-Speicherzugriffsanforderung zwischen Geräten 未知

    公开(公告)号：DE102022107196A1

    公开(公告)日：2022-12-22

    申请号：DE102022107196

    申请日：2022-03-28

    Applicant: INTEL CORP

    Inventor： KAKAIYA UTKARSH Y ,  SANKARAN RAJESH ,  KOUFATY DAVID

    IPC: G06F12/14

    Abstract: Eine Ausführungsform einer integrierte Schaltung umfasst eine Schaltung, um Speicherschutzinformationen für einen Nicht-Host-Speicher in einem Speicherschutz-Cache zu speichern, und eine oder mehrere Speicherschutzprüfungen an einer übersetzten Zugriffsanforderung für den Nicht-Host-Speicher basierend auf den gespeicherten Speicherschutzinformationen auszuführen. Andere Ausführungsformen werden offenbart und beansprucht.

    8.
    发明专利
    未知

    公开(公告)号：DE10297597T5

    公开(公告)日：2005-01-05

    申请号：DE10297597

    申请日：2002-12-11

    Applicant: INTEL CORP

    Inventor： MARR DEBORAH ,  RODGERS SCOTT ,  HILL DAVID ,  KAUSHIK SHIVANANDEN ,  CROSSLAND JAMES ,  KOUFATY DAVID

    IPC: G06F9/46 ,  G06F9/30 ,  G06F9/38

    Abstract: Techniques for suspending execution of a thread in a multi-threaded processor. In one embodiment, a processor includes resources that can be partitioned between multiple threads. Processor logic receives an instruction in a first thread of execution, and, in response to that instruction, relinquishes portions of the portioned resources for use by other threads.

    UNABHÄNGIG GESTEUERTER DMA- UND CPU-ZUGRIFF AUF EINEN GEMEINSAM GENUTZTEN SPEICHERBEREICH
    10.
    发明专利
    UNABHÄNGIG GESTEUERTER DMA- UND CPU-ZUGRIFF AUF EINEN GEMEINSAM GENUTZTEN SPEICHERBEREICH 未知

    公开(公告)号：DE102022105341A1

    公开(公告)日：2022-12-15

    申请号：DE102022105341

    申请日：2022-03-08

    Applicant: INTEL CORP

    Inventor： KAKAIYA UTKARSH ,  KOUFATY DAVID ,  SANKARAN RAJESH ,  SHANBHOGUE VEDVYAS

    IPC: G06F12/10

    Abstract: Eine Ausführungsform einer integrierten Schaltung umfasst eine Schaltungsanordnung zum gemeinsamen Nutzen von Seitentabellen, die mit einer Seite assoziiert ist, zwischen einer Prozessorspeicherverwaltungseinheit (MMU) und einer Eingabe/Ausgabe-Speicherverwaltungseinheit (IOMMU), Speichern eines Seitentabelleneintrags in dem Speicher, der mit der Seite assoziiert ist, und separaten Steuern des Zugriffs auf die Seite von einem Prozessor und von einer Direktspeicherzugriffs- bzw. DMA-Anforderung basierend auf einem oder mehreren Feldern des gespeicherten Seitentabelleneintrags. Andere Ausführungsformen werden offenbart und beansprucht.

Patent Agency Ranking