公开(公告)号：DE102021128529A1

公开(公告)日：2022-06-23

申请号：DE102021128529

申请日：2021-11-03

Applicant: INTEL CORP

Inventor： KOUFATY DAVID ,  TRIKALINOU ANNA ,  KAKAIYA UTKARSH Y ,  SAHITA RAVI ,  MASTI RAMYA JAYARAM

IPC: G06F12/14 ,  G06F12/1036

Abstract: Ausführungsformen sind darauf gerichtet, einen sicheren Adressübersetzungsdienst bereitzustellen. Eine Ausführungsform eines Systems beinhaltet eine Speichervorrichtung zum Speichern von Speicherdaten in mehreren physischen Seiten, die von mehreren Vorrichtungen gemeinsam genutzt werden, eine erste Tabelle, um jede Speicherseite einer verknüpften Bundle-Kennung (ID) zuzuordnen, die eine oder mehrere Vorrichtungen mit Zugriff auf eine Speicherseite identifiziert, eine zweite Tabelle, um jeder Bundle-ID Seitenzugriffsberechtigungen zuzuordnen, die Zugriff auf eine oder mehrere mit einer Bundle-ID verknüpfte Seiten definieren, und einen Übersetzungsagenten zum Empfangen von Anforderungen von den mehreren Vorrichtungen, um Speicheroperationen auf dem Speicher durchzuführen und Seitenzugriffsberechtigungen für Anforderungen, die von den mehreren Vorrichtungen empfangen werden, unter Verwendung der ersten Tabelle und der zweiten Tabelle zu bestimmen.

公开(公告)号：DE102018115504A1

公开(公告)日：2019-04-04

申请号：DE102018115504

申请日：2018-06-27

Applicant: INTEL CORP

Inventor： TRIKALINOU ANNA

IPC: G06F12/14

Abstract: Diverse Ausführungsformen betreffen im Allgemeinen Techniken für Zugriffsschutz für gemeinsam verwendeten virtuellen Speicher (Shared Virtual Memory- SVM), wie durch Durchführen einer Sicherheitsprüfung, jedes Mal, wenn eine Schreibanfrage zum Beispiel von einer SVM-Vorrichtung ankommt. Einige Ausführungsformen betreffen insbesondere eine Eingangs-/Ausgangs-Speicherverwaltungseinheit (Input/Output Memory Management Unit-IOMMU), die eine SVM-Vorrichtung daran hindert, eine Zeichenumsetztabelle mit einer Speichertransaktionsanfrage durch Erzeugen eines Zugriffsanfragefehlers und/oder eines Übersetzungsabschlusses mit NurleseZugriff als Reaktion auf die Speichertransaktionsanfrage zu ändern.

公开(公告)号：DE102020208234A1

公开(公告)日：2021-03-25

申请号：DE102020208234

申请日：2020-07-01

Applicant: INTEL CORP

Inventor： KOUNAVIS MICHAEL ,  KOUFATY DAVID ,  VAKHARWALA RUPIN ,  TRIKALINOU ANNA

IPC: G06F12/14

Abstract: Ausführungsformen sind darauf gerichtet, einen sicheren Adressübersetzungsdienst zu schaffen. Eine Ausführungsform eines Systems enthält einen Speicher zum Speichern von Daten, eine Eingabe-/Ausgabe-Speichermanagementeinheit (IOMMU), die mittels einer Host-Vorrichtungs-Verbindung an den Speicher gekoppelt ist, wobei die IOMMU ausgelegt ist, Operationen auszuführen, die Folgendes umfassen: Empfangen einer Speicherzugriffsanforderung von einer entfernten Vorrichtung mittels einer Host-Vorrichtungs-Verbindung, wobei die Speicherzugriffsanforderung eine physische Host-Adresse (HPA), die eine physische Adresse im Speicher, die die Speicherzugriffsanforderung betrifft, identifiziert, und einen ersten Nachrichtenauthentifizierungscode (MAC) umfasst, Erzeugen eines zweiten Nachrichtenauthentifizierungscodes (MAC) unter Verwendung der physischen Host-Adresse, die mit der Speicherzugriffsanforderung empfangen wurde, und eines privaten Schlüssels, der der entfernten Vorrichtung zugeordnet ist, und Durchführen eines Ermöglichens, dass der Speicherzugriff fortschreitet, wenn der erste MAC und der zweite MAC übereinstimmen und sich die HPA nicht in einer Invalidierungstabelle (ITT), die durch die IOMMU geführt wird, befindet; und/oder eines Blockierens der Speicheroperation, wenn der erste MAC und der zweite MAC nicht übereinstimmen.

公开(公告)号：DE102020215002A1

公开(公告)日：2021-12-30

申请号：DE102020215002

申请日：2020-11-27

Applicant: INTEL CORP

Inventor： KOUNAVIS MICHAEL ,  TRIKALINOU ANNA

IPC: G06F21/70

Abstract: Es werden Verfahren und Vorrichtungen in Bezug auf sichere ATS (oder sichere Adressenübersetzungsdienste) unter Verwendung eines Versionsbaums zum Replay-Schutz beschrieben. Bei einer Ausführungsform speichert Speicher Daten für eine gesicherte Vorrichtung. Die gespeicherten Daten umfassen dabei Informationen für einen oder mehrere Zwischenknoten und einen oder mehrere Blattknoten. Logikschaltkreise erlauben/verbieten Zugriff auf Inhalte einer Speicherregion, die einem ersten Blattknoten des einen oder der mehreren Blattknoten zugeordnet ist, durch eine Speicherzugriffsanforderung mindestens teilweise abhängig davon, ob die Speicherzugriffsanforderung einer Berechtigung zugeordnet ist, die durch den MAC des ersten Blattknotens authentifiziert wird. Außerdem werden andere Ausführungsformen offenbart und beansprucht.

公开(公告)号：DE102020134207A1

公开(公告)日：2021-12-30

申请号：DE102020134207

申请日：2020-12-18

Applicant: INTEL CORP

Inventor： KOUNAVIS MICHAEL ,  KOUFATY DAVID ,  TRIKALINOU ANNA ,  GREWAL KARANVIR ,  LANTZ PHILIP ,  KAKAIYA UTKARSH Y ,  SHANBHOGUE VEDVYAS

IPC: G06F12/10

Abstract: Ausführungsformen richten sich auf das Bereitstellen eines sicheren Adressübersetzungsdienstes. Eine Ausführungsform eines Systems umfasst einen Speicher zur Speicherung von Daten, eine Eingabe/Ausgabe-Speicherverwaltungseinheit (IOMMU), gekoppelt mit dem Speicher über eine Host-zu-Vorrichtung-Verbindung, wobei die IOMMU dazu dient, Operationen durchzuführen, umfassend Empfangen einer Adressübersetzungsanforderung von einer entfernten Vorrichtung über eine Host-zu-Vorrichtung-Verbindung, wobei die Adressübersetzungsanforderung eine virtuelle Adresse (VA), Bestimmen einer physischen Adresse (PA) in Verbindung mit der virtuellen Adresse (VA), Erzeugen einer verschlüsselten physischen Adresse (EPA) unter Verwendung zumindest der physischen Adresse (PA) und eines kryptographischen Schlüssels und Senden der verschlüsselten physischen Adresse (EPA) an die entfernte Vorrichtung über die Host-zu-Vorrichtung-Verbindung umfasst.

公开(公告)号：FR3118506A1

公开(公告)日：2022-07-01

申请号：FR2114288

申请日：2021-12-22

Applicant: INTEL CORP

Inventor： LEMAY MICHAEL ,  DURHAM DAVID M ,  VAHLDIEK-OBERWAGNER ANJO LUCAS ,  TRIKALINOU ANNA ,  DEUTSCH SERGEJ ,  GREWAL KARANVIR ,  BASAK ABHISHEK

IPC: G06F21/60 ,  G06F12/121 ,  G06F21/72

Abstract: Appareil comprenant une unité de processeur comprenant des circuits pour générer, pour un premier hôte de réseau, une demande portant sur un objet d’un deuxième hôte de réseau, la demande comprenant une adresse comprenant un ID d’hôte routable du deuxième hôte de réseau et un ID d’objet au moins partiellement crypté, l’adresse identifiant de manière unique l’objet dans un domaine informatique distribué ; et un élément de mémoire pour stocker au moins une partie de l’objet. Figure pour l’abrégé : Fig. 3

公开(公告)号：DE102019103408A1

公开(公告)日：2019-09-26

申请号：DE102019103408

申请日：2019-02-12

Applicant: INTEL CORP

Inventor： LAKE DANIEL ,  TOMISHIMA SHIGEKI ,  TRIKALINOU ANNA

IPC: G06F12/14 ,  G06F21/50

Abstract: Ein Datenverarbeitungssystem umfasst Technologie zum Detektieren einer Speicherattacke. Das Datenverarbeitungssystem umfasst einen Verarbeitungskern, einen Speichercontroller, einen Speicherbus und Speicher. Der Speichercontroller umfasst ein Speicherattacken-Detektionsmodul (MADM). Das MADM umfasst eine erste und zweite Eingangseinheit und Steuerlogik in Kommunikation mit der ersten und zweiten Eingangseinheit. Die Steuerlogik ist dafür ausgelegt, auf der Basis eines ersten und zweiten Signals, das aus der ersten bzw. zweiten Eingangseinheit abgeleitet wird, zu bestimmen, ob der Speicherbus ein Taktfreigabesignal (CKE) von Hoch (H) führt, obwohl der Speichercontroller das CKE-Signal von Niedrig (L) erzeugt. Die Steuerlogik ist außerdem dafür ausgelegt, einen Indikator der Detektion einer physischen Speicherattacke zu erzeugen, der angibt, ob der Speicherbus das CKE-Signal von H führt, obwohl der Speichercontroller das CKE-Signal von L erzeugt. Es werden andere Ausführungsformen beschrieben und beansprucht.