公开(公告)号：DE102020105315A1

公开(公告)日：2020-10-01

申请号：DE102020105315

申请日：2020-02-28

Applicant: INTEL CORP

Inventor： MOLINA ALBERT ,  AZADET KAMERAN ,  CAMPONESHI MATTEO ,  CEBALLOS JOSE LUIS ,  LINDHOLM CHRISTIAN ,  SHIN HUNDO ,  CLARA MARTIN

IPC: H03M1/10

Abstract: Eine Vorrichtung zum Kalibrieren eines zeitverschachtelten Analog-zu-Digital-Wandlers, umfassend eine Mehrzahl von zeitverschachtelten Analog-zu-Digital-Wandler-Schaltungen, wird bereitgestellt. Die Vorrichtung umfasst eine analoge Signalerzeugungsschaltung, ausgebildet zum Erzeugen eines analogen Kalibrierungssignals basierend auf einem digitalen Kalibrierungssignal, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert. Das analoge Kalibrierungssignal ist ein Breitband-Signal. Ferner umfasst die Vorrichtung eine Kopplungsschaltung, die ausgebildet ist zum steuerbaren Koppeln eines Eingangsknotens des zeitverschachtelten Analog-zu-Digital-Wandlers mit entweder der analogen Signalerzeugungsschaltung oder mit einem Knoten, der in der Lage ist zum Bereitstellen eines analogen Signals zur Digitalisierung.

公开(公告)号：DE112019006765T5

公开(公告)日：2021-10-28

申请号：DE112019006765

申请日：2019-03-29

Applicant: INTEL CORP

Inventor： MOLINA ALBERT ,  AZADET KAMERAN ,  CAMPONESCHI MATTEO ,  CEBALLOS JOSE LUIS ,  LINDHOLM CHRISTIAN

IPC: H03M1/10 ,  H03M1/12 ,  H04W88/08

Abstract: Ein zeitverschachteltes Analog-zu-Digital-Wandler- (ADC) System, ist bereitgestellt. Das zeitverschachtelte ADC-System umfasst eine zeitverschachtelte erste und zweite ADC-Schaltung und einen Schaltkreis. Der Schaltkreis ist ausgebildet, ein analoges Eingangssignal zur Digitalisierung an zumindest eines von der ersten ADC-Schaltung, der zweiten ADC-Schaltung oder Masse zu liefern, und das analoge Kalibriersignal selektiv an zumindest eines von der ersten ADC-Schaltung, der zweiten ADC-Schaltung oder Masse zu liefern. Ferner umfasst das zeitverschachtelte ADC-System eine Ausgangsschaltung, die ausgebildet ist zum selektiven Erzeugen, basierend auf zumindest einem von einem ersten digitalen Signal, ausgegeben durch die erste ADC-Schaltung, und einem zweiten digitalen Signal, ausgegeben durch die zweite ADC-Schaltung, eines digitalen Ausgangssignals.

公开(公告)号：DE102021131151A1

公开(公告)日：2022-06-23

申请号：DE102021131151

申请日：2021-11-26

Applicant: INTEL CORP

Inventor： GRUBER DANIEL ,  CAMPONESCHI MATTEO ,  LINDHOLM CHRISTIAN ,  CLARA MARTIN ,  CASCIO GIACOMO

IPC: H03M1/06 ,  H03F3/00

Abstract: Es wird eine Eingangspufferschaltung für einen Analog-zu-Digital-Wandler bereitgestellt. Die Eingangspufferschaltung umfasst einen Pufferverstärker. Der Pufferverstärker umfasst einen ersten Eingangsknoten und einen zweiten Eingangsknoten, die jeweils ausgebildet sind, ein jeweiliges von einem ersten Eingangssignal und einem zweiten Eingangssignal zu empfangen, die ein differentielles Eingangssignalpaar für den Analog-zu-Digital-Wandler bilden. Der Pufferverstärker umfasst ferner einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten, die jeweils ausgebildet sind, ein jeweiliges von einem ersten gepufferten Signal und einem zweiten gepufferten Signal auszugeben. Zusätzlich umfasst die Eingangspufferschaltung eine Rückkopplungsschaltungsanordnung. Die Rückkopplungsschaltungsanordnung ist ausgebildet, basierend auf dem ersten gepufferten Signal und dem zweiten gepufferten Signal ein erstes Rückkopplungssignal und ein zweites Rückkopplungssignal zu erzeugen, um eine jeweilige unerwünschte Signalkomponente an dem ersten Eingangsknoten und dem zweiten Eingangsknoten, die mit einer begrenzten Rückwärtsisolation des Verstärkerpuffers verbunden ist, abzuschwächen. Die Rückkopplungsschaltungsanordnung ist ferner ausgebildet, das erste Rückkopplungssignal an den ersten Eingangsknoten und das zweite Rückkopplungssignal an den zweiten Eingangsknoten zu liefern.

公开(公告)号：DE102022115738A1

公开(公告)日：2022-12-29

申请号：DE102022115738

申请日：2022-06-24

Applicant: INTEL CORP

Inventor： CLARA MARTIN ,  GRUBER DANIEL ,  LINDHOLM CHRISTIAN ,  FULDE MICHAEL ,  CASCIO GIACOMO

IPC: H03M1/14 ,  H03M1/06 ,  H03M1/12

Abstract: Eine Vorrichtung zur Analog-Digital-Wandlung ist bereitgestellt. Die Vorrichtung umfasst einen ersten Analog-Digital-Wandler (ADC), der so ausgebildet ist, dass er ein Eingangssignal empfängt und das Eingangssignal in eine Sequenz von M-Bit-Digitalwerten umwandelt. Die Vorrichtung umfasst außerdem einen zweiten ADC mit einer Mehrzahl von zeitverschachtelten Teil-ADCs, die jeweils so ausgebildet sind, dass sie das Eingangssignal und mindestens einen M-Bit-Digitalwert der Sequenz von M-Bit-Digitalwerten empfangen. Ferner ist jeder der Mehrzahl von zeitverschachtelten Teil-ADCs so ausgebildet, dass er das Eingangssignal unter Verwendung des mindestens einen M-Bit-Digitalwerts der Sequenz von M-Bit-Digitalwerten in eine entsprechende Sequenz von B-Bit-Digitalwerten umwandelt. M und B sind ganze Zahlen mit M