-
公开(公告)号：DE102021131155A1
公开(公告)日：2022-06-23
申请号：DE102021131155
申请日：2021-11-26
Applicant: INTEL CORP
Inventor： CLARA MARTIN , CASCIO GIACOMO
Abstract: Ein Signalhüllkurvendetektor ist bereitgestellt. Der Signalhüllkurvendetektor umfasst einen Eingangsknoten, der ausgebildet ist, ein Eingangssignal zu empfangen. Ferner umfasst der Signalhüllkurvendetektor einen kapazitiven Spannungsteiler, der mit dem Eingangsknoten gekoppelt ist und ausgebildet ist, ein gedämpftes Eingangssignal durch Spannungsteilung des Eingangssignals zu erzeugen. Der Signalhüllkurvendetektor umfasst zusätzlich einen Source-Folger-Transistor, der zwischen einen ersten Knoten, der ausgebildet ist, ein erstes Spannungsversorgungssignal zu empfangen, und einen zweiten Knoten, der ausgebildet ist, ein zweites Spannungsversorgungssignal zu empfangen, gekoppelt ist. Ein Gate-Anschluss des Source-Folger-Transistors ist mit dem kapazitiven Spannungsteiler gekoppelt und ist ausgebildet, das gedämpfte Eingangssignal zu empfangen. Der Signalhüllkurvendetektor umfasst eine Gleichrichterschaltung, die ausgebildet ist, ein Ausgangssignal des Source-Folger-Transistors zu empfangen und gleichzurichten. Zusätzlich umfasst der Signalhüllkurvendetektor ein Tiefpassfilter, das mit der Gleichrichterschaltung gekoppelt ist und ausgebildet ist, ein Hüllkurvensignal zu erzeugen, das eine gleichgerichtete Hüllkurve des Eingangssignals durch Tiefpassfilterung eines Ausgangssignals der Gleichrichterschaltung anzeigt.
-
Patent Agency Ranking
公开(公告)号：DE102021131151A1
公开(公告)日：2022-06-23
申请号：DE102021131151
申请日：2021-11-26
Applicant: INTEL CORP
Inventor： GRUBER DANIEL , CAMPONESCHI MATTEO , LINDHOLM CHRISTIAN , CLARA MARTIN , CASCIO GIACOMO
Abstract: Es wird eine Eingangspufferschaltung für einen Analog-zu-Digital-Wandler bereitgestellt. Die Eingangspufferschaltung umfasst einen Pufferverstärker. Der Pufferverstärker umfasst einen ersten Eingangsknoten und einen zweiten Eingangsknoten, die jeweils ausgebildet sind, ein jeweiliges von einem ersten Eingangssignal und einem zweiten Eingangssignal zu empfangen, die ein differentielles Eingangssignalpaar für den Analog-zu-Digital-Wandler bilden. Der Pufferverstärker umfasst ferner einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten, die jeweils ausgebildet sind, ein jeweiliges von einem ersten gepufferten Signal und einem zweiten gepufferten Signal auszugeben. Zusätzlich umfasst die Eingangspufferschaltung eine Rückkopplungsschaltungsanordnung. Die Rückkopplungsschaltungsanordnung ist ausgebildet, basierend auf dem ersten gepufferten Signal und dem zweiten gepufferten Signal ein erstes Rückkopplungssignal und ein zweites Rückkopplungssignal zu erzeugen, um eine jeweilige unerwünschte Signalkomponente an dem ersten Eingangsknoten und dem zweiten Eingangsknoten, die mit einer begrenzten Rückwärtsisolation des Verstärkerpuffers verbunden ist, abzuschwächen. Die Rückkopplungsschaltungsanordnung ist ferner ausgebildet, das erste Rückkopplungssignal an den ersten Eingangsknoten und das zweite Rückkopplungssignal an den zweiten Eingangsknoten zu liefern.
-
公开(公告)号：DE102021130684A1
公开(公告)日：2022-06-23
申请号：DE102021130684
申请日：2021-11-23
Applicant: INTEL CORP
Inventor： GRUBER DANIEL , KALCHER MICHAEL , CLARA MARTIN
IPC: H03M1/66
Abstract: Ein Digital-zu-Analog-Wandler (DAC) ist bereitgestellt. Der DAC umfasst eine Codewandlerschaltung, die ausgebildet ist zum sequenziellen Empfangen erster digitaler Steuercodes zur Steuerung von N Digital-zu-Analog-Wandlerzellen. N ist eine ganze Zahl größer als eins. Die Codewandlerschaltung ist ferner ausgebildet, die ersten digitalen Steuercodes in zweite digitale Steuercodes umzuwandeln. Zusätzlich umfasst der DAC eine Bitverschieberschaltung, die ausgebildet ist zum Empfangen von Verschiebungscodes für die zweiten digitalen Steuercodes. Die Verschiebungscodes werden unter Verwendung einer dynamischen Elementanpassung erhalten und zeigen eine jeweilige zirkuläre Verschiebung um riBitpositionen für den i-ten zweiten digitalen Steuercode an, wobei rieine ganze Zahl kleiner als N-1 ist. Die Bitverschieberschaltung ist ferner ausgebildet, dritte digitale Steuercodes durch zirkuläres Verschieben der zweiten digitalen Codes basierend auf den Verschiebungscodes zu erzeugen. Zusätzlich umfasst der DAC eine Zellenaktivierungsschaltung, die ausgebildet ist, eine oder mehrere der N Digital-zu-Analog-Wandlerzellen basierend auf den dritten digitalen Steuercodes selektiv zu aktivieren.
-
4.发明专利
公开(公告)号：DE102022115743A1
公开(公告)日：2022-12-29
申请号：DE102022115743
申请日：2022-06-24
Applicant: INTEL CORP
Inventor： SANCHEZ RAMON , AZADET KAMERAN , CLARA MARTIN , GRUBER DANIEL
Abstract: Eine Verarbeitungsvorrichtung ist bereitgestellt. Die Verarbeitungsvorrichtung umfasst eine oder mehrere Schnittstellen, die ausgebildet sind, eine Information an eine nichtlineare Vorrichtung zu übertragen, und eine Verarbeitungsschaltungsanordnung, die ausgebildet ist, die eine oder die mehreren Schnittstellen zu steuern. Ferner ist die Verarbeitungsschaltungsanordnung ausgebildet, ein Anregungssignal an die nichtlineare Vorrichtung zu übertragen und eine Antwortinformation von der nichtlinearen Vorrichtung zu empfangen. Ferner ist die Verarbeitungsschaltungsanordnung ausgebildet, eine lineare Antwort der nichtlinearen Vorrichtung basierend auf der Antwortinformation zu bestimmen und eine nichtlineare Antwort der nichtlinearen Vorrichtung basierend auf der bestimmten linearen Antwort zu bestimmen.
-
公开(公告)号：DE102020105315A1
公开(公告)日：2020-10-01
申请号：DE102020105315
申请日：2020-02-28
Applicant: INTEL CORP
Inventor： MOLINA ALBERT , AZADET KAMERAN , CAMPONESHI MATTEO , CEBALLOS JOSE LUIS , LINDHOLM CHRISTIAN , SHIN HUNDO , CLARA MARTIN
IPC: H03M1/10
Abstract: Eine Vorrichtung zum Kalibrieren eines zeitverschachtelten Analog-zu-Digital-Wandlers, umfassend eine Mehrzahl von zeitverschachtelten Analog-zu-Digital-Wandler-Schaltungen, wird bereitgestellt. Die Vorrichtung umfasst eine analoge Signalerzeugungsschaltung, ausgebildet zum Erzeugen eines analogen Kalibrierungssignals basierend auf einem digitalen Kalibrierungssignal, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert. Das analoge Kalibrierungssignal ist ein Breitband-Signal. Ferner umfasst die Vorrichtung eine Kopplungsschaltung, die ausgebildet ist zum steuerbaren Koppeln eines Eingangsknotens des zeitverschachtelten Analog-zu-Digital-Wandlers mit entweder der analogen Signalerzeugungsschaltung oder mit einem Knoten, der in der Lage ist zum Bereitstellen eines analogen Signals zur Digitalisierung.
-
公开(公告)号：DE102022115738A1
公开(公告)日：2022-12-29
申请号：DE102022115738
申请日：2022-06-24
Applicant: INTEL CORP
Inventor： CLARA MARTIN , GRUBER DANIEL , LINDHOLM CHRISTIAN , FULDE MICHAEL , CASCIO GIACOMO
Abstract: Eine Vorrichtung zur Analog-Digital-Wandlung ist bereitgestellt. Die Vorrichtung umfasst einen ersten Analog-Digital-Wandler (ADC), der so ausgebildet ist, dass er ein Eingangssignal empfängt und das Eingangssignal in eine Sequenz von M-Bit-Digitalwerten umwandelt. Die Vorrichtung umfasst außerdem einen zweiten ADC mit einer Mehrzahl von zeitverschachtelten Teil-ADCs, die jeweils so ausgebildet sind, dass sie das Eingangssignal und mindestens einen M-Bit-Digitalwert der Sequenz von M-Bit-Digitalwerten empfangen. Ferner ist jeder der Mehrzahl von zeitverschachtelten Teil-ADCs so ausgebildet, dass er das Eingangssignal unter Verwendung des mindestens einen M-Bit-Digitalwerts der Sequenz von M-Bit-Digitalwerten in eine entsprechende Sequenz von B-Bit-Digitalwerten umwandelt. M und B sind ganze Zahlen mit M
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
