Abstract:
Hier beschriebene besondere Ausführungsformen können ein elektronisches Fabric für ein Verarbeitungssystem bieten, das einen Fabric-Adapter für die Ankopplung an ein mit einem ersten System verbundenes erstes Fabric und für die Ankopplung an ein mit einem zweiten System verbundenes zweites Fabric beinhaltet. Der Fabric-Adapter ist dafür ausgelegt, bidirektionale Kommunikationen zwischen dem ersten System und dem zweiten System weiterzuleiten. Das elektronische Fabric kann ferner einen Adressübersetzungsagent beinhalten, der dafür ausgelegt ist, eine erste physische Adresse in einem ersten Adressraum des ersten Systems auf eine zweite physische Adresse in einem zweiten Adressraum des zweiten Systems abzubilden.
Abstract:
Eine Verarbeitungsvorrichtung enthält ein erstes Prozessormodul, das einen ersten Kern umfasst, der in Übereinstimmung mit einem ersten Befehlssatz (ISA) ausgelegt ist, und ein zweites Prozessormodul, das einen zweiten Kern umfasst, der in Übereinstimmung mit einem zweiten ISA ausgelegt ist. Das erste und das zweite Prozessormodul sind auf einem selben Chipplättchen hergestellt.
Abstract:
Gemäß einigen Ausführungsformen kann ein Kommunikationsmodul 120 zum Senden von Datenpaketverkehr konfiguriert sein und ein Management-Modul 110 kann zum Formen des durch das Kommunikationsmodul 120 gesendeten Datenpaketverkehrs konfiguriert sein. Das Management-Modul 110 kann den Datenpaketverkehr durch Puffern von Datenpaketen, die zu verschiedenen Zeitpunkten an das Kommunikationsmodul 120 weitergeleitet wurden, auf der Grundlage von mindestens einem Energieverwaltungsfaktor formen.
Abstract:
A computer system 100 has several processors. A first processor, such as a central processing unit 110, produces data to be used by a second processor, such as a graphics processor (GPU) 180. When the first processor creates a new version of the data, it determines the difference between the previous version and the new version. It writes a list of the differences to a memory 130 shared by the first and second processors. When the second processor needs to use the new version of the data, it reads the difference lists that have been written by the first processor and applies them to the data to produce the current version. The shared memory may be part of the memory in the second processor, to which the first processor has access. A backup copy of the old version of the data may be kept.
Abstract:
A page table entry dirty bit system may be utilized to record dirty information for a software distributed shared memory system. In some embodiments, this may improve performance without substantially increasing overhead because the dirty bit recording system is already available in certain processors. By providing extra bits, coherence can be obtained with respect to all the other uses of the existing page table entry dirty bits.
Abstract:
Ein Computersystem kann eine Computerplattform und Eingabe-/Ausgabegeräte umfassen. Die Computerplattform kann eine Vielzahl von heterogenen Prozessoren umfassen, die einen Hauptprozessor (CPU) und einen Grafikprozessor (GPU) umfasst, und einen gemeinsam benutzten virtuellen Speicher unterstützt durch einen physischen privaten Speicherplatz von mindestens einem heterogenen Prozessor oder einem physischen gemeinsam genutzten Speicher, der durch den heterogenen Prozessor gemeinsam benutzt wird. Die CPU (Erzeuger) kann gemeinsam benutzte Mehrversionsdaten erzeugen und diese gemeinsam benutzten Mehrversionsdaten in dem physischen privaten Speicherplatz oder dem physischen gemeinsam genutzten Speicher speichern. Die GPU (Verbraucher) kann die gemeinsam benutzten Mehrversionsdaten erlangen oder darauf zugreifen.
Abstract:
A processing device includes a processing core, coupled to a memory, to execute a task including a code segment identified as being monitored and a kernel recorder, coupled to the processing core via a core interface. The kernel recorder includes a first filter circuit to responsive to determining that the task being executed enters the code segment, set the kernel recorder to a first mode under which the kernel recorder is to record, in a first record, a plurality of memory addresses accessed by the code segment, and responsive to determining that the execution of the task exits the code segment, set the kernel recorder to a second mode under which the kernel recorder is to detect a write operation to a memory address recorded in the first record and record the memory address in a second record.