Verfahren und System zur Zeitdomänen-Merkmalsextraktion für die automatische Spracherkennung

    公开(公告)号:DE102019113534B4

    公开(公告)日:2022-12-22

    申请号:DE102019113534

    申请日:2019-05-21

    Applicant: INTEL CORP

    Abstract: Computerimplementiertes Verfahren (300) zur Merkmalsextraktion für die automatische Spracherkennung, umfassend:Empfangen (302) eines Eingangssprachsignals;Durchführen (304) einer Delta-Modulation, umfassend:Vergleichen (306) eines repräsentativen Werts einer Abtastung des Eingangssprachsignals mit oberen und unteren Schwellenwerten mehrerer Schwellenwertniveaus, undBereitstellen (308) wenigstens eines Gültigkeitsindikators und eines Verschiebungsindikators als Ausgabe der Delta-Modulation,wobei der Gültigkeitsindikator eine Änderung entlang des Eingangssprachsignals um mindestens ein Schwellenwertniveau von einem vorherigen repräsentativen Wert zur nächsten Abtastung anzeigt (310), undwobei der Verschiebungsindikator ein einzelner Wert ist, der die Gesamtzahl von mit dem Gültigkeitsindikator assoziierten Schwellenwertniveau-Änderungen von einem vorherigen repräsentativen Wert zur nächsten Abtastung anzeigt, einschließlich einer Änderung um mehrere Niveaus (312); undVerwenden (314) des Gültigkeits- und des Verschiebungsindikators zum Bilden von Mel-Frequenz bezogenen Koeffizienten, die zum Erkennen von Sprache im Eingangssprachsignal verwendet werden sollen.

    TECHNIKEN FÜR MULTI-READ UND MULTI-WRITE BEI SPEICHERSCHALTUNGEN

    公开(公告)号:DE112019002653T5

    公开(公告)日:2021-03-18

    申请号:DE112019002653

    申请日:2019-11-15

    Applicant: INTEL CORP

    Abstract: Ausführungsformen umfassen Vorrichtungen, Verfahren und Systeme zum Implementieren eines Multi-Read- und/oder Multi-Write-Prozesses bei einem Satz von Speicherzellen. Der Satz von Speicherzellen kann mit demselben Leseverstärker gemultiplext werden. Als Teil eines Multi-Read-Prozesses kann ein Speichercontroller, der mit einer Speicherschaltung verbunden ist, die Bitleitungen, die dem Satz von Speicherzellen zugeordnet sind, vorladen, eine einzelne Aktivierung eines Wortleitungssignals auf der Wortleitung bereitstellen, und dann sequenziell Daten aus dem Satz von Speicherzellen lesen (unter Verwendung des Leseverstärkers), basierend auf dem Vorladen und der einzelnen Aktivierung des Wortleitungssignals. Zusätzlich oder alternativ kann ein Multi-Write-Prozess durchgeführt werden, um sequenziell Daten in den Satz von Speicherzellen zu schreiben, basierend auf ein Vorladen der zugeordneten Bitleitungen. Andere Ausführungsformen können beschrieben und beansprucht werden.

    VERFOLGUNG EINER GLOBALEN MINIMALEN ENERGIE UNTER BERÜCKSICHTIGUNG DER SPANNUNGSREGLEREFFIZIENZ

    公开(公告)号:DE112018003751T5

    公开(公告)日:2020-04-16

    申请号:DE112018003751

    申请日:2018-08-31

    Applicant: INTEL CORP

    Abstract: Verschiedene Ausführungsformen der Erfindung können verwendet werden, um eine Kombination aus Spannung und Frequenz zu finden, die in einer minimalen Menge des Energieverbrauchs in einem digitalen System, einschließlich Energie, die durch den Spannungsregler (VR) des Systems verbraucht wird, resultiert. Der Prozess kann das Finden eines separaten Punktes des minimalen Energieverbrauchs für jeden von mehreren unterschiedlichen Modi des VR beinhalten, wobei ein Modus das Verhältnis von Vin zu Vout für diesen VR ist. Der kleinste Wert dieser Punkte kann dann als das Gesamtminimum ausgewählt werden. Der Prozess zum Vornehmen dieser Bestimmung kann vor Ort durchgeführt werden, während sich das Gerät in Betrieb befindet, und kann Veränderungen in der Betriebstemperatur, der Last und Prozessvariationen einschließen.

Patent Agency Ranking