公开(公告)号：DE112016006203T5

公开(公告)日：2018-10-18

申请号：DE112016006203

申请日：2016-11-21

Applicant: INTEL CORP

Inventor： COX CHRISTOPHER E ,  BAINS KULJIT S ,  VERGIS GEORGE ,  NALE BILL ,  MCCALL JAMES A ,  ZHAO CHONG J ,  SUH SUNEETA ,  VOGT PETE D ,  GOLES JOHN R

IPC: G06F13/16

Abstract: Beispiele beinhalten Verfahren zum Zugriff auf oder Betrieb von Dual In-Line Memory-Modulen (DIMM) über einen oder mehrere Datenkanäle. In einigen Beispielen kann auf die Speichervorrichtungen an oder auf dem DIMM über einen oder mehrere Datenkanäle zugegriffen werden. Der eine oder die mehreren Datenkanäle sind derart ausgelegt, dass das DIMM dafür konfiguriert ist, in einem Zweikanalmodus, der zwei Datenkanäle beinhaltet, betrieben zu werden oder in einem Einkanalmodus, der einen einzelnen Datenkanal beinhaltet, betrieben zu werden.

公开(公告)号：WO2012006025A2

公开(公告)日：2012-01-12

申请号：PCT/US2011042029

申请日：2011-06-27

Applicant: INTEL CORP ,  MCCALL JAMES A ,  BAINS KULJIT S

Inventor： MCCALL JAMES A ,  BAINS KULJIT S

IPC: G11C7/10 ,  G11C11/4093 ,  G11C11/4096

CPC classification number: G11C7/1045 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1078 ,  G11C7/1084

Abstract: Described herein are a method and an apparatus for dynamically switching between one or more finite termination impedance value settings to a memory input-output (I/O) interface of a memory in response to a termination signal level. The method comprises: setting a first termination impedance value setting for a termination unit of an input-output (I/O) interface of a memory; assigning the first termination impedance value setting to the termination unit when the memory is not being accessed; and switching from the first termination impedance value setting to a second termination impedance value setting in response to a termination signal level.

Abstract translation: 本文描述了用于响应于终止信号电平而动态地在一个或多个有限终端阻抗值设置与存储器的存储器输入 - 输出（I / O）接口之间进行切换的方法和设备。 该方法包括：为存储器的输入输出（I / O）接口的终端单元设置第一终端阻抗值设置; 当存储器未被访问时将第一终端阻抗值设置分配给终端单元; 并且响应于终止信号电平从第一终端阻抗值设置切换到第二终端阻抗值设置。

公开(公告)号：DE112017006686T5

公开(公告)日：2019-12-19

申请号：DE112017006686

申请日：2017-11-29

Applicant: INTEL CORP

Inventor： MCCALL JAMES A ,  ZHANG ZHICHAO ,  LI QIN ,  LI XIANG ,  DREW JOHN R

IPC: G11C5/04 ,  H01R12/71 ,  H05K1/18

Abstract: Geräte weisen eine Verbindungskarte auf, die in einem Speicheranschluss verwendet werden kann. Die Verbindungskarte kann ein Substrat aufweisen, das einen ersten Substratabschnitt und einen zweiten Substratabschnitt, mehrere benachbarte Signalpfade, die sich von dem ersten Substratabschnitt zu dem zweiten Substratabschnitt erstrecken, und einen Kondensator, der zwischen jedem der benachbarten Signalpfade positioniert ist, aufweisen. Andere Ausführungsformen werden beschrieben und beansprucht.

公开(公告)号：EP2586028A4

公开(公告)日：2016-06-15

申请号：EP11804090

申请日：2011-06-27

Applicant: INTEL CORP

Inventor： MCCALL JAMES A ,  BAINS KULJIT S

IPC: G11C7/10 ,  G11C11/4093 ,  G11C11/4096

CPC classification number: G11C7/1045 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1078 ,  G11C7/1084

Abstract: Described herein are a method and an apparatus for dynamically switching between one or more finite termination impedance value settings to a memory input-output (I/O) interface of a memory in response to a termination signal level. The method comprises: setting a first termination impedance value setting for a termination unit of an input-output (I/O) interface of a memory; assigning the first termination impedance value setting to the termination unit when the memory is not being accessed; and switching from the first termination impedance value setting to a second termination impedance value setting in response to a termination signal level.

Abstract translation: 这里描述了一种用于响应于终止信号电平在一个或多个有限终端阻抗值设置与存储器的存储器输入 - 输出（I / O）接口之间动态切换的方法和装置。 该方法包括：为存储器的输入输出（I / O）接口的终端单元设置第一终端阻抗值设置; 当所述存储器未被访问时，将所述第一终端阻抗值设置分配给所述终端单元; 以及响应于终止信号电平从第一终端阻抗值设置切换到第二终端阻抗值设置。

公开(公告)号：EP2936326A4

公开(公告)日：2016-11-09

申请号：EP13865408

申请日：2013-06-12

Applicant: INTEL CORP

Inventor： BAINS KULJIT S ,  MCCALL JAMES A

IPC: G11C7/10 ,  G06F12/00 ,  G06F13/14 ,  G06F13/16 ,  G06F13/42 ,  G11C7/22 ,  G11C11/4072 ,  G11C11/4076 ,  G11C11/4093

CPC classification number: G06F12/00 ,  G06F13/4243 ,  G11C7/1045 ,  G11C7/1072 ,  G11C7/109 ,  G11C7/22 ,  G11C11/4072 ,  G11C11/4076 ,  G11C11/4093

Abstract: Techniques and mechanisms for exchanging information from a memory controller to a memory device via a command/address bus. In an embodiment, the memory device samples a first portion of a command during a first sample period and samples a second portion of the command during a second sample period, the first portion and second portion exchanged via the command/address bus. The first sample period and the second sample period are concurrent with, respectively, a first transition of a clock signal and a second transition of the clock signal. In another embodiment, a mode of the memory device determines a relationship between the first transition and the second transition.

Abstract translation: 通过命令/地址总线将信息从存储器控制器交换到存储器件的技术和机制。 在一个实施例中，存储器件在第一采样周期期间对命令的第一部分进行采样，并且在第二采样周期期间对命令的第二部分进行采样，第一部分和第二部分经由命令/地址总线交换。 第一采样周期和第二采样周期分别与时钟信号的第一次转换和时钟信号的第二转换同时进行。 在另一实施例中，存储器装置的模式确定第一转变和第二转换之间的关系。

公开(公告)号：EP2926342A4

公开(公告)日：2016-07-13

申请号：EP13857895

申请日：2013-11-22

Applicant: INTEL CORP

Inventor： VERGIS GEORGE ,  BAINS KULJIT S ,  MCCALL JAMES A ,  CHANG GE

IPC: G11C11/40

CPC classification number: G11C11/4074 ,  G06F3/0604 ,  G06F3/0637 ,  G06F3/0673 ,  G06F13/1663 ,  G11C7/1057 ,  G11C7/1072 ,  G11C7/1084 ,  G11C7/109 ,  G11C8/06 ,  G11C11/408 ,  Y10T29/41

公开(公告)号：EP3230883A4

公开(公告)日：2018-07-18

申请号：EP15867244

申请日：2015-11-19

Applicant: INTEL CORP

Inventor： MOZAK CHRISTOPHER P ,  MCCALL JAMES A ,  CASPER BYRAN K

IPC: G06F13/42 ,  G06F13/16

CPC classification number: G06F13/1657 ,  G06F11/10 ,  G06F13/4004 ,  G06F13/4022 ,  G06F13/4072 ,  G06F13/4217 ,  G06F13/4221 ,  G06F13/4234 ,  H04L25/4915 ,  Y02D10/14 ,  Y02D10/151

Abstract: Dynamic bus inversion (DBI) for programmable levels of a ratio of ones and zeros. A transmitting device identifies a number and/or ratio of ones and zeros in a noninverted version of a signal to be transmitted (“noninverted signal”) and a number and/or ratio of ones and zeros in an inverted version of the signal (“inverted signal”). The transmitting device can calculate whether a difference of ones and zeros in the noninverted signal or a difference of ones and zeros in the inverted signal provides a calculated average ratio of ones to zeros closer to a target ratio. The transmitting device sends the signal that achieves provides the calculated average ratio closer to the target ratio.

公开(公告)号：EP3049942A4

公开(公告)日：2017-05-17

申请号：EP13894627

申请日：2013-09-27

Applicant: INTEL CORP

Inventor： BAINS KULJIT ,  MCCALL JAMES A

IPC: G06F13/00 ,  G06F12/00

CPC classification number: G06F13/4243 ,  G06F3/0635 ,  G06F12/14

公开(公告)号：EP3042293A4

公开(公告)日：2017-04-19

申请号：EP14843012

申请日：2014-08-25

Applicant: INTEL CORP

Inventor： MOZAK CHRISTOPHER P ,  MCCALL JAMES A

IPC: G06F13/14 ,  G06F11/16 ,  G11C7/10

CPC classification number: G06N99/005 ,  G05B13/02 ,  G11C7/1093 ,  G11C29/022 ,  G11C29/028 ,  G11C2029/0409 ,  G11C2207/2254

公开(公告)号：EP3014772A4

公开(公告)日：2017-03-08

申请号：EP14818656

申请日：2014-06-19

Applicant: INTEL CORP

Inventor： MOZAK CHRISTOPHER P ,  TRIVEDI RITESH B ,  MCCALL JAMES A ,  MARTIN AARON

IPC: H03K19/0175 ,  G11C7/10 ,  G11C29/02 ,  H04L25/02

CPC classification number: H02M3/158 ,  G11C7/1057 ,  G11C29/022 ,  G11C29/025 ,  G11C29/028 ,  G11C2207/105 ,  H04L25/0276 ,  H04L25/029