中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

17 records (took 0.023 seconds)

    A CLOCKING ARCHITECTURE USING A BI-DIRECTIONAL REFERENCE CLOCK
    1.
    发明申请
    A CLOCKING ARCHITECTURE USING A BI-DIRECTIONAL REFERENCE CLOCK 审中-公开
    一种使用双向参考时钟的时钟结构

    公开(公告)号：WO2007050882A2

    公开(公告)日：2007-05-03

    申请号：PCT/US2006041991

    申请日：2006-10-26

    Applicant: INTEL CORP ,  MOHANAVELU RAVINDRAN ,  MARTIN AARON ,  KESLING DAWSON ,  SALMON JOE ,  UR RASHID MAMUN

    Inventor： MOHANAVELU RAVINDRAN ,  MARTIN AARON ,  KESLING DAWSON ,  SALMON JOE ,  UR RASHID MAMUN

    IPC: G06F1/10

    CPC classification number: G06F1/04 ,  G06F1/10

    Abstract: Embodiments of the invention are generally directed to systems, methods, and apparatuses for a clocking architecture using a bidirectional clock. In an embodiment, a chip includes a bidirectional clock port capable of being statically configured to receive or to transmit a reference clock. In one embodiment, the chip includes a first port to receive data and a second port, wherein the chip repeats at least a portion of the data that it receives on the first port to a transmitter at the second port. Other embodiments are described and claimed.

    Abstract translation: 本发明的实施例通常涉及用于使用双向时钟的时钟架构的系统，方法和设备。 在一个实施例中，芯片包括能够被静态配置为接收或发送参考时钟的双向时钟端口。 在一个实施例中，芯片包括用于接收数据的第一端口和第二端口，其中芯片重复在第一端口上向第二端口处的发射器接收的数据的至少一部分。 描述并要求保护其他实施例。

    KONVERGIERTES ADAPTIVES KOMPENSATIONSSCHEMA
    3.
    发明专利
    KONVERGIERTES ADAPTIVES KOMPENSATIONSSCHEMA 未知

    公开(公告)号：DE112015003400T5

    公开(公告)日：2017-04-20

    申请号：DE112015003400

    申请日：2015-08-21

    Applicant: INTEL CORP

    Inventor： CHENG ROGER K ,  RUSU STEFAN ,  MARTIN AARON

    IPC: H04L25/02 ,  H04L47/43

    Abstract: Es wird eine Vorrichtung beschrieben, die Folgendes umfasst: Logik, um eine Ausgabe von mindestens einem Sensor in ein digitales Abtastsignal umzuwandeln; einen Router, der an den Sensor gekoppelt ist, wobei der Router das digitale Abtastsignal zu empfangen hat und in Schaltkreisdaten abzubilden hat; und eine oder mehrere Kommunikationsschnittstellen, die an den Router gekoppelt sind, um die Schaltkreisdaten an einen Schaltkreisendpunkt weiterzuleiten. Es wird ein Verfahren beschrieben, das Folgendes umfasst: Bereitstellen eines oder mehrerer digitaler Abtastsignale von einer Vielzahl von Sensoren; Empfangen des einen oder der mehreren digitalen Abtastsignale; Generieren von Paketen von Daten unter Verwendung des einen oder der mehreren digitalen Abtastsignale; und Bereitstellen der Pakete von Daten an ein oder mehrere Ziele.

    4.
    发明专利
    未知

    公开(公告)号：DE112006002559B4

    公开(公告)日：2010-04-29

    申请号：DE112006002559

    申请日：2006-10-26

    Applicant: INTEL CORP

    Inventor： MOHANAVELU RAVINDRAN ,  MARTIN AARON ,  KESLING DAWSON ,  SALMON JOE ,  RASHID MAMUN UR

    IPC: G06F1/10

    Abstract: Embodiments of the invention are generally directed to systems, methods, and apparatuses for a clocking architecture using a bidirectional clock. In an embodiment, a chip includes a bidirectional clock port capable of being statically configured to receive or to transmit a reference clock. In one embodiment, the chip includes a first port to receive data and a second port, wherein the chip repeats at least a portion of the data that it receives on the first port to a transmitter at the second port. Other embodiments are described and claimed.

    Differential cascode current mode driver
    5.
    发明专利
    Differential cascode current mode driver 未知

    公开(公告)号：AU2002254452A1

    公开(公告)日：2002-10-28

    申请号：AU2002254452

    申请日：2002-03-29

    Applicant: INTEL CORP

    Inventor： MOONEY STEPHEN ,  MARTIN AARON

    IPC: H03K19/017 ,  H03K19/0185 ,  H04L25/02 ,  H03F1/22

    Abstract: A current mode driver includes a tail current device, a differential pair of input transistors, cascode output transistors, and pre-charge circuits to charge cascode nodes between the differential pair of input transistors and the cascode output transistors. The current mode driver is driven by CMOS drivers that alternately turn the input transistors on and off. A wide-swing bias circuit provides bias voltages for the current mode driver. This bias voltage for the tail current device is closely matched to provide current matching between the bias circuit and the current mode driver.

    Circuito de interface de linha de transmissão, dispositivo eletrônico e método para transmissão de entrada/saída.
    6.
    发明专利
    Circuito de interface de linha de transmissão, dispositivo eletrônico e método para transmissão de entrada/saída. 未知

    公开(公告)号：BR112015029866B1

    公开(公告)日：2022-04-26

    申请号：BR112015029866

    申请日：2014-06-19

    Applicant: INTEL CORP

    Inventor： MARTIN AARON ,  CHRISTOPHER P MOZAK ,  JAMES A MACCALL ,  RITESH B TRIVEDI

    IPC: H03K19/0175

    Abstract: controle de oscilação de transmissão de acionador de e/s. a presente invenção refere-se a um circuito de interface de linha de transmissão que inclui um regulador de tensão para controlar uma oscilação de tensão do circuito de interface de linha de transmissão para a transmissão de sinal. o circuito de interface de linha de transmissão inclui elementos de acionamento complementares, que incluem um elemento de acionamento do tipo p para elevar a linha de transmissão em resposta a uma lógica alta e um elemento de acionamento do tipo n para baixar a linha de transmissão em resposta a uma lógica baixa. o regulador de tensão é acoplado entre um dos elementos de acionamento e uma respectiva referência de tensão para reduzir uma oscilação de tensão do circuito de interface de linha de transmissão.

    DUAL-POWER-E/A-EMPFÄNGER
    7.
    发明专利
    DUAL-POWER-E/A-EMPFÄNGER 未知

    公开(公告)号：DE112019002779T5

    公开(公告)日：2021-03-04

    申请号：DE112019002779

    申请日：2019-06-29

    Applicant: INTEL CORP

    Inventor： MOSTOFA MOHAMMED ,  CHENG ROGER K ,  MARTIN AARON ,  MOZAK CHRISTOPHER ,  KAPPANGANTULA PAVAN KUMAR ,  YANG HSIEN-PAO

    IPC: G11C7/10

    Abstract: Vorgesehen ist eine Vorrichtung, die Folgendes aufweist: eine erste Schaltung, um ein erstes Eingangssignal abzutasten, um ein erstes abgetastetes Signal zu erzeugen, und um ein zweites Eingangssignal abzutasten, um ein zweites abgetastetes Signal zu erzeugen, wobei das erste Eingangssignal Daten aufweist; eine zweite Schaltung, um das erste abgetastete Signal und das zweite abgetastete Signal zu empfangen und um ein erstes Differenzsignalpaar zu erzeugen; eine Versatzausgleichschaltung, um einen Versatz im ersten Differenzsignalpaar auszugleichen oder zu verringern; und ein Flipflop, um das erste Differenzsignalpaar im Anschluss an den Ausgleich oder die Verringerung des Versatzes zu empfangen und um ein zweites Differenzsignalpaar auszugeben, wobei das zweite Differenzsignalpaar die Daten anzeigt.

    Dual-Power I/O-Sender
    8.
    发明专利
    Dual-Power I/O-Sender 未知

    公开(公告)号：DE112019002561T5

    公开(公告)日：2021-02-25

    申请号：DE112019002561

    申请日：2019-06-28

    Applicant: INTEL CORP

    Inventor： VENKATRAM HARIPRASATH ,  MOSTOFA MOHAMMED ,  INTI RAJESH ,  CHENG ROGER K ,  MARTIN AARON ,  MOZAK CHRISTOPHER ,  KAPPANGANTULA PAVAN KUMAR ,  YANG HSIEN-PAO ,  MANSURI MOZHGAN ,  JAUSSI JAMES ,  SRIDHARAN HARISHANKAR

    IPC: G11C7/10

    Abstract: Es wird eine Vorrichtung bereitgestellt, die Folgendes umfasst: eine erste Strom-versorgungsschiene zum Bereitstellen einer ersten Stromversorgung; eine zweite und eine dritte Stromversorgungsschiene zum Bereitstellen einer zweiten bzw. dritten Strom-versorgung, wobei ein Spannungspegel der ersten Stromversorgung höher ist als ein Spannungspegel sowohl der zweiten als auch der dritten Stromversorgung; eine erste Treiberschaltung, die mit der ersten Stromversorgungsschiene und mit der zweiten Strom-versorgungsschiene gekoppelt ist; eine zweite Treiberschaltung, die mit der dritten Strom-versorgungsschiene gekoppelt ist und mit der ersten Treiberschaltung gekoppelt ist; und einen Stapel von Transistoren von dem n-Leitfähigkeitstyp, der mit der ersten Strom-versorgungsschiene und mit der zweiten Treiberschaltung gekoppelt ist.

Patent Agency Ranking