KALIBRIERTES VORSPANNEN EINES SLEEP-TRANSISTORS IN INTEGRIERTEN SCHALTUNGEN

    公开(公告)号:DE112019002300T5

    公开(公告)日:2021-02-18

    申请号:DE112019002300

    申请日:2019-08-22

    Applicant: INTEL CORP

    Abstract: Ausführungsformen beinhalten Geräte, Verfahren und Systeme, die mit dem Vorspannen eines Sleep-Transistors (auch als Leistungs-Gate-Transistor bezeichnet) in einer integrierten Schaltung assoziiert sind. Der Sleep-Transistor kann zwischen einem Belastungskreis und einer Stromschiene gekoppelt werden, wobei der Sleep-Transistor in einem aktiven Modus eingeschaltet sein soll, um die Versorgungsspannung zu dem Belastungskreis zu liefern, und in einem Sleep-Modus ausgeschaltet sein soll, um den Belastungskreis von der Stromschiene zu trennen. Die Vorspannschaltung kann mit dem Gate-Anschluss des Sleep-Transistors gekoppelt sein, um eine kalibrierte Gate-Vorspannung zu dem Gate-Anschluss während des Sleep-Modus bereitzustellen. Die kalibrierte Gate-Spannung kann auf einem Unterschwellenleckstrom und einem Gate-induzierten Drain-Leckstrom (GIDL-Strom) des Sleep-Transistors oder eines Replika-Sleep-Transistors, der konzipiert ist, um den Leckstrom des Sleep-Transistors zu replizieren, basieren. Andere Ausführungsformen können beschrieben und beansprucht werden.

Patent Agency Ranking