中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.022 seconds)

    COMMON IDLE STATE, ACTIVE STATE AND CREDIT MANAGEMENT FOR AN INTERFACE
    1.
    发明申请
    COMMON IDLE STATE, ACTIVE STATE AND CREDIT MANAGEMENT FOR AN INTERFACE 审中-公开
    通用空闲状态，接口状态和信用管理

    公开(公告)号：WO2013048856A2

    公开(公告)日：2013-04-04

    申请号：PCT/US2012056255

    申请日：2012-09-20

    Applicant: INTEL CORP

    Inventor： LAKSHMANAMURTHY SRIDHAR ,  ADLER ROBERT P ,  HUNSAKER MIKAL C ,  KLINGLESMITH MICHAEL T ,  FANNING BLAISE ,  TAMARI ERAN ,  MURRAY JOSEPH ,  VERMA ROHIT R

    CPC classification number: G06F13/42 ,  G06F9/466 ,  G06F15/7825 ,  G06F15/7864 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

    Abstract: In one embodiment, the present invention includes method for entering a credit initialization state of an agent state machine of an agent coupled to a fabric to initialize credits in a transaction credit tracker of the fabric. This tracker tracks credits for transaction queues of a first channel of the agent for a given transaction type. The agent may then assert a credit initialization signal to cause credits to be stored in the transaction credit tracker corresponding to the number of the transaction queues of the first channel of the agent for the first transaction type. Other embodiments are described and claimed.

    Abstract translation: 在一个实施例中，本发明包括用于输入耦合到结构的代理的代理状态机的信用初始化状态以便初始化该结构的交易信用跟踪器中的信用的方法。 该跟踪器跟踪给定交易类型的代理的第一渠道的交易队列的信用。 然后，代理可以断言信用初始化信号，以使得信用被存储在与第一交易类型的代理的第一渠道的交易队列的数量相对应的交易信用跟踪器中。 描述和要求保护其他实施例。

    FLEXIBLY INTEGRATING ENDPOINT LOGIC INTO VARIED PLATFORMS
    2.
    发明申请
    FLEXIBLY INTEGRATING ENDPOINT LOGIC INTO VARIED PLATFORMS 审中-公开
    灵活地将端点逻辑集成到各种平台中

    公开(公告)号：WO2010117524A3

    公开(公告)日：2011-01-13

    申请号：PCT/US2010026284

    申请日：2010-03-05

    Applicant: INTEL CORP ,  KLINGLESMITH MICHAEL ,  NAIR MOHAN ,  MURRAY JOSEPH

    Inventor： KLINGLESMITH MICHAEL ,  NAIR MOHAN ,  MURRAY JOSEPH

    IPC: H04L12/28 ,  G06F15/16 ,  H04L12/56

    CPC classification number: G06F13/4027 ,  G06F13/105 ,  G06F13/4221 ,  G06F2213/0026 ,  H04L12/1845 ,  H04L12/40032 ,  H04L12/6418 ,  H04L29/08468 ,  H04L67/1078

    Abstract: In one embodiment, the present invention is directed to an integrated endpoint having a virtual port coupled between an upstream fabric and an integrated device fabric that includes a multi-function logic to handle various functions for one or more intellectual property (IP) blocks coupled to the integrated device fabric. The integrated device fabric has a primary channel to communicate data and command information between the IP block and the upstream fabric and a sideband channel to communicate sideband information between the IP block and the multi-function logic. Other embodiments are described and claimed.

    Abstract translation: 在一个实施例中，本发明涉及一种具有耦合在上游结构和集成设备结构之间的虚拟端口的集成端点，该虚拟端口包括多功能逻辑，以处理与一个或多个知识产权（IP） 集成设备结构。 集成设备结构具有在IP块和上行结构之间传送数据和命令信息的主要信道和用于在IP块和多功能逻辑之间传送边带信息的边带信道。 描述和要求保护其他实施例。

    NIEDERLATENZ-INTERNODE-KOMMUNIKATION
    5.
    发明专利
    NIEDERLATENZ-INTERNODE-KOMMUNIKATION 未知

    公开(公告)号：DE112016004362T5

    公开(公告)日：2018-06-07

    申请号：DE112016004362

    申请日：2016-09-06

    Applicant: INTEL CORP

    Inventor： DAS SHARMA DEBENDRA ,  JEN MICHELLE C ,  MURRAY JOSEPH

    IPC: G06F9/54 ,  G06F13/24 ,  G06F13/42

    Abstract: Ein Internode-Nachrichtenübermittlungsschema mit geringer Latenz umgeht die I/O-Stapel der Knoten, um das Gewebe oder die Verbindungen zu verwenden, welche die Arbeitsspeicher-Prozesslogik (z. B. SMI3) oder elektrische Prozesslogik (z. B. PCIe) auf der „Knotenseite“ zwischen den Knoten und einer Gepoolter-Arbeitsspeicher-Steuerung (oder Gepoolter-Datenspeicher-Steuerung) und auf der „gepoolten Seite“ zwischen der Steuerung und ihrem gepoolten Arbeitsspeicher oder Datenspeicher unterstützen. Die Steuerung kann die Nachrichten übersetzen und umleiten und Adressen nachschlagen. Die Ansätze berücksichtigen 2-Level-Arbeitsspeicher (lokal angeschlossener Knotenarbeitsspeicher und zugreifbarer gepoolten-Arbeitsspeicher), bei denen ein Level oder beide privat, allgemein gemeinsam genutzt, einer Teilmenge der Knoten zugewiesen, oder eine beliebige Kombination davon sind. Kompatible Interrupt-Schema verwenden die Nachrichtenübermittlungsverbindungen und -komponenten.

    Flexible Integration von Endpunktlogik in unterschiedlichen Plattformen
    6.
    发明专利
    Flexible Integration von Endpunktlogik in unterschiedlichen Plattformen 未知

    公开(公告)号：DE112010001469T5

    公开(公告)日：2012-05-16

    申请号：DE112010001469

    申请日：2010-03-05

    Applicant: INTEL CORP

    Inventor： KLINGLESMITH MICHAEL ,  NAIR MOHAN ,  MURRAY JOSEPH

    IPC: H04L12/28 ,  G06F15/16 ,  H04L12/56

    Abstract: In einer Ausführungsform ist die vorliegende Erfindung auf einen integrierten Endpunkt mit einem virtuellen Port gerichtet, der zwischen einer Upstream-Fabric und einer Integrated-Device-Fabric angeschlossen ist, die eine Multifunktionslogik zur Handhabung von zahlreichen Funktionen für einen oder mehr Intellectual Property(IP)-Blöcken enthält, die mit der Integrated-Device-Fabric gekoppelt sind. Die Integrated-Device-Fabric weist einen primären Kanal zum Kommunizieren von Daten und Befehlsinformation zwischen dem IP-Block und der Upstream-Fabric und einen Seitenbandkanal zum Kommunizieren von Seitenbandinformation zwischen dem IP-Block und der Multifunktionslogik auf. Es werden weitere Ausführungsformen beschrieben und beansprucht.

    Flexible Integration von Endpunktlogik in unterschiedlichen Plattformen
    7.
    发明专利
    Flexible Integration von Endpunktlogik in unterschiedlichen Plattformen 未知

    公开(公告)号：DE112010001469B4

    公开(公告)日：2020-06-18

    申请号：DE112010001469

    申请日：2010-03-05

    Applicant: INTEL CORP

    Inventor： KLINGLESMITH MICHAEL ,  NAIR MOHAN ,  MURRAY JOSEPH

    IPC: H04L12/28 ,  G06F13/10 ,  G06F13/38 ,  G06F15/16

    Abstract: Vorrichtung, umfassend:einen virtuellen Port (20), der zwischen einer Upstream-Fabric und einer Integrated-Device-Fabric (30) gekoppelt ist, wobei der virtuelle Port (20) eine Master-Schnittstelle zum Verbinden mit der Upstream-Fabric und eine Zielschnittstelle zum Verbinden mit der Integrated-Device-Fabric (30) enthält;die Integrated-Device-Fabric (30), die eine Multifunktionslogik (35) zum Handhaben von Interrupts, Energiemanagementmeldungen und nicht funktionsspezifischen Fehlermeldungen enthält, wobei die Integrated-Device-Fabric (30) mit mindestens einem Intellectual Property (IP)-Block gekoppelt ist und einen primären Kanal (49a, 49b) zum Kommunizieren von Daten und Befehlsinformation zwischen dem mindestens einen IP-Block und dem virtuellen Port (20) und einen Seitenbandkanal zum Kommunizieren von Seitenbandinformation zwischen dem mindestens einen IP-Block und der Multifunktionslogik (35) aufweist, wobei die Integrated-Device-Fabric (30) eingerichtet ist, einen Befehlsabschnitt einer Meldung an den zumindest einen IP-Block über den primären Kanal zu senden, eine Dekodierbestätigung von einem anvisierten des zumindest einen IP-Blocks zu empfangen, um anzuzeigen, dass die Meldung für den anvisierten IP-Block vorgesehen ist, und zu bestimmen, ob der anvisierte IP-Block verfügbare Ressourcen zum Handhaben der Meldung aufweist, und falls ja, die Meldung an den anvisierten IP-Block zu senden; undden mindestens einen IP-Block zum Durchführen einer Funktion, wobei der virtuelle Port (20), die Integrated-Device-Fabric (30) und der IP-Block auf einem einzigen Halbleiter-Die eingerichtet sind.

    8.
    发明专利
    未知

    公开(公告)号：DE112006001352T5

    公开(公告)日：2008-04-17

    申请号：DE112006001352

    申请日：2006-05-26

    Applicant: INTEL CORP

    Inventor： DIPLACIDO BRUNO ,  MURRAY JOSEPH ,  LAU VICTOR ,  GOLDSCHMIDT MARC ,  DEHAEMER ERIC

    IPC: G06F11/07

    Abstract: An embodiment is a method and apparatus to prevent the propagation of an error in a transmission from an I/O processor of a peripheral device to a host in a computer system utilizing a PCI, PCI-X, or PCI Express link. An embodiment detects an error in a transmission, may shut down the transmission path, and further intercepts the confirmation message before the confirmation message can be sent to the host

Patent Agency Ranking