-
1.发明专利
公开(公告)号：DE112014000056T5
公开(公告)日：2014-12-11
申请号：DE112014000056
申请日：2014-01-10
Applicant: INTEL CORP
Inventor： ALI ISAAC , PINSON KEITH , COWLEY NICHOLAS P , SUETINOV VIATCHESLAV I
IPC: H03M1/12
Abstract: Eine Vorrichtung und ein Verfahren der Analog-Digital-Wandlung mit sukzessiver Approximation für Empfänger, umfassend während eines Abtastmodus die Verbindung eines Kondensator-Arrays mit einer Vielzahl von Abtastschaltern, die mit einer Vielzahl verstärkter Eingangssignale gekoppelt sind, und während eines Wandlungsmodus die gemeinsame Verbindung des Kondensator-Arrays mit einem Komparator und Isolierung des Kondensator-Arrays von der Vielzahl von Abtastschaltern. Außerdem erfolgt eine Filterung durch Summierung der Abtastungen bei Phasen-Offsets.
-
2.发明专利
公开(公告)号：DE112014000056B4
公开(公告)日：2020-10-22
申请号：DE112014000056
申请日：2014-01-10
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , SUETINOV VIATCHESLAV I , PINSON KEITH
Abstract: Ein Verfahren der Analog-Digital-Wandlung mit sukzessiver Approximation, das Verfahren umfassend:während eines Abtastmodus die Verbindung eines Kondensator-Arrays (155) mit einer Vielzahl von Abtastschaltern (120, 122, 124, 126, 128), die mit einer Vielzahl verstärkter Eingangssignale verbunden sind, undwährend eines Wandlungsmodus die gemeinsame Verbindung des Kondensator-Arrays (155) mit einem Komparator (130) und die Isolierung des Kondensator-Arrays (155) von der Vielzahl der Abtastschalter (120, 122, 124, 126, 128), wobei die Verstärkung für jedes Eingangssignal unabhängig eingestellt werden kann.
-
Patent Agency Ranking
公开(公告)号：DE112011106002T5
公开(公告)日：2014-09-11
申请号：DE112011106002
申请日：2011-12-22
Applicant: INTEL CORP
Inventor： TALBOT ANDREW D , ALI ISAAC , PERRY COLIN L , AITKEN MATTHEW T , KAN CHI MAN , MUDD MARK S , MARTIN ALAN J , COWLEY NICHOLAS P , PINSON KEITH , SPINKS STEPHEN J , BARBER WILLIAM L
Abstract: Ein Dualmodus-Spannungsregler gemäß einer Ausführungsform umfasst einen passiven Regelerschaltkreis; einen Schaltreglerschaltkreis; und eine Steuerschaltung, die dazu eingerichtet ist, Betriebsparameter des Dualmodus-Spannungsreglers zu überwachen und entweder den passiven Reglerschaltkreis oder den Schaltreglerschaltkreis zwischen einem Eingangsspannungsanschluss und einer Ausgangslast selektiv zu koppeln. Die selektive Kopplung basiert auf der Überwachung von Parametern, einschließlich: Strom durch die Ausgangslast, Spannung an dem Eingangsspannungsanschluss und Spannung an der Ausgangslast, sowie die Verfügbarkeit eines Systemtaktsignals.
-
公开(公告)号：DE102013109683B4
公开(公告)日：2017-10-05
申请号：DE102013109683
申请日：2013-09-05
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , PINSON KEITH , SUETINOV VIACHESLAV I
IPC: H03M1/38
Abstract: Verfahren, wobei das Verfahren Folgendes umfasst: Schalten eines Analog-Digital-Umsetzers mit Register der sukzessiven Approximation aus einem Umsetzungsmodus, um ein Eingangssignal des Analog-Digital-Umsetzers mit Register der sukzessiven Approximation während eines Abtastmodus mit einer Kapazität eines Digital-Analog-Umsetzers zu koppeln, um die Kapazität des Digital-Analog-Umsetzers im Abtastmodus aufzuladen; Koppeln eines Eingangs eines Komparators mit einer Abtastmodus-Referenzspannung durch eine Auswahllogik für eine Dauer des Abtastmodus, wobei die Abtastmodus-Referenzspannung eine Schwellenspannung für die Spannung einer Ladung auf der Kapazität des Digital-Analog-Umsetzers am Eingang des Komparators umfasst; Vergleichen einer Spannung der Ladung auf der Kapazität des Digital-Analog-Umsetzers mit der Abtastmodus-Referenzspannung während des Abtastmodus, um zu bestimmen, ob die Spannung der Ladung auf der Kapazität größer oder kleiner als die Schwellenspannung ist; und Ausgeben eines digitalen Komparatorsignals während des Abtastmodus auf der Basis des Vergleichens der Spannung der Ladung auf der Kapazität des Digital-Analog-Umsetzers mit der Abtastmodus-Referenzspannung.
-
5.发明专利
公开(公告)号：DE112014000418T5
公开(公告)日：2015-10-08
申请号：DE112014000418
申请日：2014-01-10
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , SUETINOV VIATCHESLAV I , PINSON KEITH
IPC: G06F17/50
Abstract: Verfahren und System zur Implementierung einer Verstärkungssteuerung mit Feinauflösung und minimalen zusätzlichen Schaltungen. Die feine digitale Verstärkungssteuerung kann in Verbindung mit einer groben geschalteten Verstärkung an der Vorstufe eines Abtastempfängers ausgelöst werden. Der Mechanismus zur feinen digitalen Verstärkungssteuerung ist konfiguriert, ein Eingangssignal zu empfangen und auf das empfangene Eingangssignal angewandte Verstärkungen zu moderieren. Der Ausgang eines rauscharmen Verstärkers (LNA) ist mit einem geschalteten Dämpfungsglied verbunden, das feine gestufte Verstärkungssteuerung bereitstellt. Der Ausgang dieser Stufe ist mit der Schaltstufe verbunden, deren Ausgang mit einem Ladungsumverteilungs-Iterationsregister-Digital-zu-Analog-Wandler (SAR ADC) verbunden ist, der konfiguriert ist, eine analoge Wellenform in eine digitale Repräsentation umzuwandeln.
-
公开(公告)号：DE102013109683A1
公开(公告)日：2014-04-03
申请号：DE102013109683
申请日：2013-09-05
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , PINSON KEITH , SUETINOV VIACHESLAV I
IPC: H03M1/38
Abstract: Ausführungsformen können Logik wie etwa Hardware und/oder Code zur schnellen Analog-Digital-Umsetzung eines Signals umfassen. Viele Ausführungsformen empfangen ein Analogsignal als Eingangssignal eines Abtastempfängers. Der Abtastempfänger kann einen Analog-Digital-Umsetzer bzw. ADC mit Register der sukzessiven Approximation bzw. SAR implementieren, um die digitale Ausgabe zu produzieren. Ausführungsformen können einen Komparator des SAR-ADC während eines Abtastmodus umbeauftragen, um eine digitale Komparatorausgabe zu erzeugen, die einen Vergleich einer Spannung der Ladung auf einer Kapazität des DAC mit einer Schwellenreferenzspannung repräsentiert. Bei weiteren Ausführungsformen wird die digitale Komparatorausgabe an den Eingang von Logik zur automatischen Verstärkungsregelung bzw. AGC angelegt. Die AGC-Logik empfängt das digitale Komparatorsignal, das einen Abtastwert eines Abtastzyklus mit mehreren Abtastwerten repräsentiert, wodurch die AGC-Logik ein Verstärkungsregelsignal erzeugen kann, das sowohl auf insgesamt zusammengesetzte Durchschnitts- als auch auf Spitzenamplituden reagiert.
-
公开(公告)号：EP2761384A4
公开(公告)日：2015-11-04
申请号：EP11872923
申请日：2011-09-30
Applicant: INTEL CORP
Inventor： PINSON KEITH , PERRY COLIN L
CPC classification number: G05F1/565
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
