公开(公告)号：DE112011105978B4

公开(公告)日：2021-02-04

申请号：DE112011105978

申请日：2011-12-19

Applicant: INTEL CORP

Inventor： THEN HAN WUI ,  CHAU ROBERT ,  RAO VALLURI ,  RADSOSAVLJEVIC MARKO ,  PILLARISETTY RAVI ,  DEWEY GILBERT ,  KAVALIEROS JACK

IPC: H01L27/085 ,  G06F1/00 ,  H01L21/8234 ,  H01L21/8252 ,  H01L29/778

Abstract: SoC (Ein-Chip-System, System on Chip, 710), aufweisend:einen integrierten Stromverwaltungsschaltkreis PMIC (715), der mindestens einen von einem Schaltspannungsregler oder einem Schalt-Gleichspannungswandler aufweist; undeinen integrierten Hochfrequenzschaltkreis RFIC (725), der einen Leistungsverstärker aufweist, der zum Erzeugen einer Trägerwellenfrequenz von mindestens 2 GHz betrieben werden kann, wobei sowohl der PMIC als auch der RFIC auf demselben Substrat (500) monolithisch integriert sind und wobei mindestens eines von PMIC und RFIC mindestens einen Gruppe III-Nitrid-HEMT (High-Electron-Mobility-Transistor, Transistor mit hoher Elektronenbeweglichkeit) aufweist, wobei ferner der Gruppe III-Nitrid-HEMT eine obere Sperrschicht (109) mit einer ersten Dicke (die auch 0 nm sein kann) zwischen einer Gate-Elektrode (120) und einer Kanalschicht (107) und einer zweiten, größeren Dicke zwischen einem Source-Kontakt (135) und der Kanalschicht und zwischen einem Drain-Kontakt (145) und der Kanalschicht, um ein zweidimensionales Elektronengas innerhalb der Kanalschicht nur zu bilden, wenn die Gate-Elektrode eine Schwellenspannung von mehr als 0 V aufweist, wobei der Source-Kontakt und der Drain-Kontakt auf einer jeweiligen Seite der Gate-Elektrode angeordnet sind, und mit einer dritten Dicke zwischen der ersten und der zweiten Dicke in einem Spacer-Bereich zwischen der Gate-Elektrode und jeweils dem Source- und Drain-Kontakt aufweist.

公开(公告)号：DE112011105978T5

公开(公告)日：2014-09-25

申请号：DE112011105978

申请日：2011-12-19

Applicant: INTEL CORP

Inventor： THEN HAN WUI ,  CHAU ROBERT ,  RAO VALLURI ,  PILLARISETTY RAVI ,  KAVALIEROS JACK ,  RADSOSAVLJEVIC MARKO ,  DEWEY GILBERT

IPC: H01L27/085 ,  H01L21/8234 ,  H01L21/8252

Abstract: Ein-Chip-System-(SoC-)Lösungen, die einen RFIC in einen PMIC mithilfe einer Transistortechnologie integrieren, die auf Gruppe III-Nitriden (III-N) beruht und die in der Lage ist, eine hohe Ft und ebenfalls eine ausreichend hohe Durchschlagsspannung (BV) zu erzielen, um Hochspannungs- und/oder Hochleistungsschaltungen auszuführen. In Ausführungsformen ist die III-N-Transistor-Architektur skalierbar, um Leistungsverbesserungen über viele nachfolgende Gerätegenerationen tragen zu können. In Ausführungsformen ist die III-N-Transistor-Architektur in Gruppe IV-Transistor-Architekturen monolithisch integrierbar, wie Planare und nichtplanare Silicium-CMOS-Transistortechnologien. Planare und nichtplanare HEMT-Ausführungsformen mit einem oder mehreren vertieften Gates, symmetrischer Source und symmetrischem Drain, neu gewachsenen Source/Drain werden mit einem Austausch-Gate-Verfahren gebildet, das einen Betrieb im Anreicherungsmodus und gute Gate-Passivierung gestattet.