公开(公告)号：AU2801599A

公开(公告)日：1999-10-18

申请号：AU2801599

申请日：1999-03-03

Applicant: INTEL CORP

Inventor： CARBAJAL JOHN M ,  GRAUNKE GARY L ,  ROZAS CARLOS

IPC: G06F1/00 ,  H04L9/32

Abstract: A method for generating a signed manifest includes referencing an object. A metadata name is recorded. A digest algorithm is recorded. An integrity value that belongs to the object that corresponds to the metadata subject name is digested with the digest algorithm.

公开(公告)号：DE602005015429D1

公开(公告)日：2009-08-27

申请号：DE602005015429

申请日：2005-03-18

Applicant: INTEL CORP

Inventor： DURHAM DAVID ,  ZIMMER VINCENT ,  SMITH CAREY ,  YAVATKAR RAJ ,  SCHLUESSLER TRAVIS ,  LARSON DYLAN ,  ROZAS CARLOS

IPC: H04L29/06 ,  G06F21/00 ,  H04L9/08

Abstract: Methods and apparatuses associated with sharing cryptographic keys in a network domain. An embedded agent on a network endpoint participates in the distribution of cryptographic keys. In one embodiment the embedded agent receives and stores a shared symmetric key, as do embedded agents on other network endpoints in the same network domain. The embedded agent causes the shared key to be stored in a secure storage not directly accessible by the host. When the host wants to transmit enciphered data, the embedded agent may provide access to cryptographic services. The embedded agent provides isolation of the shared key from parts of the host that are subject to compromise by attack or infection.

公开(公告)号：DE102018126731A1

公开(公告)日：2019-06-27

申请号：DE102018126731

申请日：2018-10-26

Applicant: INTEL CORP

Inventor： ROZAS CARLOS ,  ANATI ITTAI ,  MCKEEN FRANCIS ,  ZMUDZINSKI KRYSTOF ,  ALEXANDROVICH ILYA ,  CHAKRABARTI SOMNATH ,  CASPI DROR ,  OZSOY MELTEM

IPC: G06F12/14

Abstract: Eine sichere Enklavenschaltung speichert eine Enklave-Page-Cache-Map, um Inhalte einer sicheren Enklave in Systemspeicher zu verfolgen, der sichere Daten speichert, die eine Seite mit einer virtuellen Adresse umfassen. Eine Ausführungseinheit soll, als Reaktion auf eine Anforderung, die Seite von der sicheren Enklave zu räumen: die Erzeugung von Übersetzungen der virtuellen Adresse blocken; einen oder mehrere aktuell auf die sicheren Daten in der sicheren Enklave zugreifende Hardware-Threads aufzeichnen; einen Inter-Processor-Interrupt an einen oder mehrere dem einen oder den mehreren Hardware-Threads zugeordnete Kerne senden, um den einen oder die mehreren Hardware-Threads dazu zu veranlassen, die sichere Enklave zu verlassen und Translation-Lookaside-Buffer des einen oder der mehreren Kerne zu leeren; und als Reaktion auf das Erkennen eines der virtuellen Adresse für die Seite in der sicheren Enklave zugeordneten Seitenfehlers, die Erzeugung von Übersetzungen der virtuellen Adresse freigeben.

公开(公告)号：WO2005006197A3

公开(公告)日：2006-02-16

申请号：PCT/US2004018272

申请日：2004-06-09

Applicant: INTEL CORP

Inventor： ROZAS CARLOS ,  GRAUNKE GARY

IPC: G06F12/08 ,  G06F12/14 ,  G06F21/00 ,  G06F1/00

CPC classification number: G06F12/1408 ,  G06F12/0802 ,  G06F21/78 ,  G06F21/85 ,  H04L9/0637 ,  H04L2209/12

Abstract: A method and apparatus for memory encryption with reduced decryption latency. In one embodiment, the method includes reading an encrypted data block from memory. During reading of the encrypted data block, a keystream used to encrypt the data block is regenerated according to one or more stored criteria of the encrypted data block. Once the encrypted data block is read, the encrypted data block is decrypted using the regenerated keystream. Accordingly, in one embodiment, encryption of either random access memory (RAM) or disk memory is performed. A keystream is regenerated during data retrieval such that once the data is received, the data may be decrypted using a single clock operation. As a result, memory encryption is performed without exacerbating memory latency between the processor and memory.

Abstract translation: 一种减少解密延迟的存储器加密方法和装置。 在一个实施例中，该方法包括从存储器读取加密的数据块。 在读取加密数据块期间，根据加密数据块的一个或多个存储标准来重新生成用于加密数据块的密钥流。 读取加密的数据块后，使用再生的密钥流对加密的数据块进行解密。 因此，在一个实施例中，执行随机存取存储器（RAM）或磁盘存储器的加密。 在数据检索期间重新生成密钥流，使得一旦接收到数据，可以使用单个时钟操作来解密数据。 结果，执行存储器加密，而不会加剧处理器和存储器之间的存储器等待时间。

公开(公告)号：WO2014004151A3

公开(公告)日：2014-03-13

申请号：PCT/US2013046169

申请日：2013-06-17

Applicant: INTEL CORP ,  HILDESHEIM GUR ,  RAIKIN SHLOMO ,  ANATI ITTAI ,  GERZON GIDEON ,  SAVAGAONKAR UDAY ,  MCKEEN FRANCIS ,  ROZAS CARLOS ,  GOLDSMITH MICHAEL ,  DEWAN PRASHANT

Inventor： HILDESHEIM GUR ,  RAIKIN SHLOMO ,  ANATI ITTAI ,  GERZON GIDEON ,  SAVAGAONKAR UDAY ,  MCKEEN FRANCIS ,  ROZAS CARLOS ,  GOLDSMITH MICHAEL ,  DEWAN PRASHANT

IPC: G06F12/08

CPC classification number: G06F12/109 ,  G06F12/0284 ,  G06F12/1036 ,  G06F2212/656 ,  G06F2212/657

Abstract: Embodiments of apparatuses and methods including virtual address memory range registers are disclosed. In one embodiment, a processor includes a memory interface, address translation hardware, and virtual memory address comparison hardware. The memory interface is to access a system memory using a physical memory address. The address translation hardware is to support translation of a virtual memory address to the physical memory address. The virtual memory address is used by software to access a virtual memory location in the virtual memory address space of the processor. The virtual memory address comparison hardware is to determine whether the virtual memory address is within a virtual memory address range.

Abstract translation: 公开了包括虚拟地址存储器范围寄存器的装置和方法的实施例。 在一个实施例中，处理器包括存储器接口，地址转换硬件和虚拟存储器地址比较硬件。 存储器接口使用物理存储器地址访问系统存储器。 地址转换硬件支持将虚拟存储器地址转换为物理存储器地址。 虚拟内存地址被软件用来访问处理器的虚拟内存地址空间中的虚拟内存位置。 虚拟内存地址比较硬件用于确定虚拟内存地址是否在虚拟内存地址范围内。

公开(公告)号：ES2781826T3

公开(公告)日：2020-09-08

申请号：ES14194144

申请日：2014-11-20

Applicant: INTEL CORP

Inventor： JOHNSON SIMON ,  MCKEEN FRANCIS ,  SCARLATA VINCENT ,  ROZAS CARLOS ,  SAVAGAONKAR UDAY ,  GOLDSMITH MICHAEL ,  BRICKELL ERNIE

IPC: G06F21/53 ,  G06F21/74

Abstract: Un procesador (200) que comprende: una unidad de instrucción (214) para recibir una primera instrucción, en donde la primera instrucción es inicializar un enclave seguro, y en donde la primera instrucción también incluye establecer un bit de atributo específico de funcionalidad para el enclave seguro; y una unidad de ejecución (270) para ejecutar la primera instrucción, en donde la ejecución de la primera instrucción incluye verificar que una clave de estructura de firma coincida con una clave digital (216) incorporada en el procesador para permitir que el software que se ejecuta dentro del enclave seguro utilice software o hardware para realizar una función fuera del enclave seguro; y en donde la unidad de instrucción (214) sirve también para recibir una segunda instrucción desde dentro del enclave seguro, y la unidad de ejecución (270) sirve para ejecutar la segunda instrucción, en donde la ejecución de la segunda instrucción incluye proporcionar una clave específica de funcionalidad si se activa el bit de atributo específico de funcionalidad.

公开(公告)号：ES2392440T3

公开(公告)日：2012-12-10

申请号：ES05757249

申请日：2005-06-03

Applicant: INTEL CORP

Inventor： SCARLATA VINCENT ,  ROZAS CARLOS

IPC: G06F21/00

Abstract: Un procedimiento de operación de un sistema (20) de procesamiento que comprende un procesador (22) y unmódulo físico (30) de plataforma de confianza acoplado en comunicación con el procesador, comprendiendo elprocedimiento:a) ejecutar una máquina virtual (110) en el procesador;b) ejecutar en el procesador un servicio (104) que usa el módulo físico de plataforma de confianza para crearpara la máquina virtual un módulo virtual (120) de plataforma de confianza en una memoria protegida delsistema (20) de procesamiento que tiene registros (92) de configuración de la plataforma virtual en unespacio de memoria del módulo virtual de plataforma de confianza;c) almacenar una clave (68, 70, 72) para el módulo virtual de plataforma de confianza en el módulo físico deplataforma de confianza;d) operar el módulo virtual de plataforma de confianza para proporcionar a la máquina virtual característicasemuladas del módulo de plataforma de confianza basadas en valores almacenados en los registros deconfiguración de la plataforma virtual en el espacio de memoria del módulo virtual de plataforma deconfianza y la clave almacenada en el módulo físico de plataforma de confianza.

公开(公告)号：WO2006124751A3

公开(公告)日：2007-07-19

申请号：PCT/US2006018685

申请日：2006-05-11

Applicant: INTEL CORP ,  SCARLATA VINCENT ,  ROZAS CARLOS

Inventor： SCARLATA VINCENT ,  ROZAS CARLOS

IPC: G06F21/00

CPC classification number: G06F21/72 ,  G06F21/53 ,  G06F21/552 ,  G06F21/577 ,  G06F21/602 ,  G06F21/74 ,  G06F21/79 ,  G06F2221/2103 ,  G06F2221/2105 ,  G06F2221/2149

Abstract: A virtual security coprocessor framework supports creation of at least one device model to emulate a predetermined cryptographic coprocessor. In one embodiment, the virtual security coprocessor framework uses a cryptographic coprocessor in a processing system to create an instance of the device model (DM) in the processing system. The DM may be based at least in part on a predetermined device model design. The DM may emulate the predetermined cryptographic coprocessor in accordance with the control logic of the device model design. In one embodiment, the virtual security coprocessor framework uses a physical trusted platform module (TPM) in a processing system to support one or more virtual TPMs (vTPMs) for one or more virtual machines (VMs) in the processing system. Other embodiments are described and claimed.

Abstract translation: 虚拟安全协处理器框架支持创建至少一个设备模型以模拟预定的密码协处理器。 在一个实施例中，虚拟安全协处理器框架在处理系统中使用密码协处理器来在处理系统中创建设备模型（DM）的实例。 DM可以至少部分地基于预定的设备模型设计。 DM可以根据设备模型设计的控制逻辑来模拟预定的密码协处理器。 在一个实施例中，虚拟安全协处理器框架使用处理系统中的物理信任平台模块（TPM）来支持处理系统中的一个或多个虚拟机（VM）的一个或多个虚拟TPM（vTPM）。 描述和要求保护其他实施例。

公开(公告)号：WO2005101197A3

公开(公告)日：2006-06-01

申请号：PCT/US2005008616

申请日：2005-03-14

Applicant: INTEL CORP ,  DURHAM DAVID ,  ZIMMER VINCENT ,  SMITH CAREY ,  YAVATKAR RAJ ,  SCHLUESSLER TRAVIS ,  LARSON DYLAN ,  ROZAS CARLOS

Inventor： DURHAM DAVID ,  ZIMMER VINCENT ,  SMITH CAREY ,  YAVATKAR RAJ ,  SCHLUESSLER TRAVIS ,  LARSON DYLAN ,  ROZAS CARLOS

IPC: B05D1/36 ,  G06F9/06 ,  G06F9/445

CPC classification number: G06F9/4411

Abstract: An electronic apparatus has an embeded firmware agent having instructions for selectively operating in a management mode and an embedded controller agent operating independent of a host operating system and selectively invoking the management mode. A bidirectional agent bus is coupled in between the embedded firmware agent and embedded controller agent to transmit messages between both the agents. Manageability and security operations that can be performed on a host system having these cooperative embedded agents.

Abstract translation: 电子设备具有嵌入式固件代理，其具有用于选择性地以管理模式操作的指令，以及独立于主机操作系统操作并选择性地调用管理模式的嵌入式控制器代理。 双向代理总线耦合在嵌入式固件代理和嵌入式控制器代理之间，以在两个代理之间传输消息。 可以在具有这些协作嵌入式代理的主机系统上执行的可管理性和安全性操作。

公开(公告)号：EP3213250A4

公开(公告)日：2018-06-20

申请号：EP15854843

申请日：2015-10-01

Applicant: INTEL CORP

Inventor： MCKEEN FRANCIS ,  SCARLATA VINCENT ,  ROZAS CARLOS ,  ANATI ITTAI ,  SHANBHOGUE VEDVYAS

IPC: G06F21/71 ,  G06F21/62

CPC classification number: G06F12/1416 ,  G06F9/4418 ,  G06F12/0804 ,  G06F12/0875 ,  G06F12/1408 ,  G06F12/1441 ,  G06F21/53 ,  G06F2212/1016 ,  G06F2212/1028 ,  G06F2212/1052 ,  G06F2212/152 ,  G06F2212/452 ,  Y02D10/13

Abstract: Embodiments of an invention for maintaining a secure processing environment across power cycles are disclosed. In one embodiment, a processor includes an instruction unit and an execution unit. The instruction unit is to receive an instruction to evict a root version array page entry from a secure cache. The execution unit is to execute the instruction. Execution of the instruction includes generating a blob to contain information to maintain a secure processing environment across a power cycle and storing the blob in a non-volatile memory.