中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

68 records (took 0.03 seconds)

    패킹된 데이터 요소 프리디케이션 프로세서들, 방법들, 시스템들, 및 명령어들
    1.
    发明公开
    패킹된 데이터 요소 프리디케이션 프로세서들, 방법들, 시스템들, 및 명령어들 审中-公开
    包装数据元素预处理器方法系统和指令

    公开(公告)号：KR20180006501A

    公开(公告)日：2018-01-17

    申请号：KR20187000578

    申请日：2014-06-17

    Applicant: INTEL CORP

    Inventor： GUY BUFORD M ,  SINGHAL RONAK ,  NAIK MISHALI ,  TOLL BRET L

    IPC: G06F9/30

    CPC classification number: G06F9/30189 ,  G06F9/30018 ,  G06F9/30036

    Abstract: 프로세서는, 프로세서가패킹된데이터연산마스킹을사용하지않는제1 모드, 및프로세서가패킹된데이터연산마스킹을사용하는제2 모드를포함한다. 디코드유닛은제1 모드에서주어진패킹된데이터연산에대한마스킹되지않은패킹된데이터명령어를디코드하고, 제2 모드에서주어진패킹된데이터연산의마스킹된버전에대한마스킹된패킹된데이터명령어를디코드한다. 명령어들은동일한명령어길이를갖는다. 마스킹된명령어는마스크를특정하기위한비트(들)을갖는다. 실행유닛(들)은디코드유닛과결합된다. 실행유닛(들)은, 디코드유닛이제1 모드에서마스킹되지않은명령어를디코딩하는것에응답하여, 주어진패킹된데이터연산을수행한다. 실행유닛(들)은, 디코드유닛이제2 모드에서마스킹된명령어를디코딩하는것에응답하여, 주어진패킹된데이터연산의마스킹된버전을수행한다.

    Abstract translation: 处理器包括处理器不使用打包数据操作掩码的第一模式和处理器将使用打包数据操作掩码的第二模式。 解码单元，用于在第一模式下对用于给定打包数据操作的未掩码打包数据指令进行解码，并且针对在第二模式下给定打包数据操作的掩码版本来解码掩码打包数据指令。 指令的指令长度相同。 被屏蔽的指令具有指定掩码的位。 执行单元与解码单元耦合。 执行单元响应于解码单元对第一模式中的未屏蔽指令进行解码来执行给定分组数据操作。 执行单元响应于解码单元在第二模式下对经掩码的指令进行解码来执行给定打包数据操作的经掩码版本。

    Instructions and logic to vectorize conditional loops
    4.
    发明专利
    Instructions and logic to vectorize conditional loops 有权
    说明和逻辑来展示条件

    公开(公告)号：JP2014130580A

    公开(公告)日：2014-07-10

    申请号：JP2013254939

    申请日：2013-12-10

    Applicant: Intel Corp ,  インテル・コーポレーション

    Inventor： TAL ULIEL ,  ELMOUSTAPHA OULD-AHMED-VALL ,  TOLL BRET L

    IPC: G06F9/38 ,  G06F9/34 ,  G06F17/16

    CPC classification number: G06F9/30036 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30043 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/3016 ,  G06F15/8007

    Abstract: PROBLEM TO BE SOLVED: To provide instructions and logic that provide vectorization of conditional loops.SOLUTION: A vector expand instruction has a parameter to specify a source vector, a parameter to specify a conditions mask register, and a destination parameter to specify a destination register to hold n consecutive vector elements. Each of the plurality of n consecutive vector elements has an equal variable partition size of m bytes. In response to the processor instruction, data is copied from consecutive vector elements in the source vector, and copied to unmasked vector elements of the specified destination vector, where n varies according to the processor instruction executed.

    Abstract translation: 要解决的问题：提供提供条件循环向量化的指令和逻辑。解决方案：向量展开指令具有指定源向量的参数，用于指定条件掩码寄存器的参数和用于指定目标寄存器的目标参数 保持n个连续的矢量元素。 多个n个连续向量元素中的每一个具有m个字节的相等的可变分区大小。 响应于处理器指令，从源向量中的连续矢量元素复制数据，并将其复制到指定目标向量的未屏蔽向量元素，其中n根据执行的处理器指令而变化。

    Bit range isolation instructions, methods, and apparatus
    6.
    发明专利
    Bit range isolation instructions, methods, and apparatus 有权
    双向隔离说明书，方法和设备

    公开(公告)号：JP2014081953A

    公开(公告)日：2014-05-08

    申请号：JP2014001946

    申请日：2014-01-08

    Applicant: Intel Corp ,  インテル・コーポレーション

    Inventor： LOKTYUKHIN MAXIM ,  MAHURIN ERIC ,  TOLL BRET L ,  DIXON MARTIN G ,  MIRKES SEAN P ,  KREITZER DAVID L ,  OULD-AHMED-VALL EL MOUSTAPHA ,  GOPAL VINODH

    IPC: G06F9/315 ,  G06F9/305

    CPC classification number: G06F9/30145 ,  G06F9/30018 ,  G06F9/30029 ,  G06F9/30094 ,  G06F9/3802

    Abstract: PROBLEM TO BE SOLVED: To provide a bit manipulation instruction with a high processing speed.SOLUTION: An instruction indicating a source operand and a destination operand is received (101). A result is stored in the destination operand in response to the instruction. The result operand may have: first range of bits having a first end explicitly specified by the instruction in which each bit is identical in value to a bit of the source operand in a corresponding position; and second range of bits that all have a same value regardless of values of bits of the source operand in corresponding positions (102). Execution of instruction may complete without moving the first range of the result relative to the bits of identical value in the corresponding positions of the source operand, regardless of the location of the first range of bits in the result (103).

    Abstract translation: 要解决的问题：提供具有高处理速度的位操作指令。解决方案：接收指示源操作数和目的地操作数的指令（101）。 结果存储在目标操作数中以响应指令。 结果操作数可以具有：第一范围的位具有由指令中明确指定的第一端，其中每个位在值相对于相应位置中的源操作数的位相同; 以及与相应位置（102）中的源操作数的位的值无关的所有位都具有相同值的第二范围。 无论在结果（103）中的第一个比特位的位置如何，执行指令都可以完成相对于源操作数的相应位置相对于相同值的比特移动结果的第一范围。

    Addition instruction to add three source operands
    7.
    发明专利
    Addition instruction to add three source operands 有权
    添加指令三种来源操作

    公开(公告)号：JP2014038664A

    公开(公告)日：2014-02-27

    申请号：JP2013243794

    申请日：2013-11-26

    Applicant: Intel Corp ,  インテル・コーポレーション

    Inventor： GOPAL VINODH ,  GUILFORD JAMES D ,  WOLRICH GILBERT M ,  FEGHALI WAJDI K ,  OZTURK ERDINC ,  DIXON MARTIN G ,  MIRKES SEAN P ,  TOLL BRET L ,  LOKTYUKHIN MAXIM ,  DAVIS MARK C ,  FARCY ALEXANDRE

    IPC: G06F9/305

    CPC classification number: G06F9/3001 ,  G06F9/30094

    Abstract: PROBLEM TO BE SOLVED: To provide a new instruction that adds three source operands.SOLUTION: A method may comprise receiving an addition instruction. The addition instruction may indicate a first source operand, a second source operand and a third source operand. A sum of the first, second and third source operands may be stored as result of the addition instruction. The sum may be partly stored in a destination operand indicated by the addition instruction and may be partly stored in a plurality of flags. The instructions on other methods, apparatuses, systems, and machine-readable media are also included.

    Abstract translation: 要解决的问题：提供添加三个源操作数的新指令。解决方案：一种方法可以包括接收加法指令。 加法指令可以指示第一源操作数，第二源操作数和第三源操作数。 可以作为加法指令的结果存储第一，第二和第三源操作数的总和。 总和可以部分地存储在由加法指令指示的目的地操作数中，并且可以部分地存储在多个标志中。 还包括有关其他方法，装置，系统和机器可读介质的说明。

    Add instructions to add three source operands
    9.
    发明专利
    Add instructions to add three source operands 有权
    添加三条操作手册的说明

    公开(公告)号：JP2011134305A

    公开(公告)日：2011-07-07

    申请号：JP2010256162

    申请日：2010-11-16

    Applicant: Intel Corp ,  インテル・コーポレーション

    Inventor： GOPAL VINODH ,  GUILFORD JAMES D ,  WOLRICH GILBERT M ,  FEGHALI WAJDI K ,  OZTURK ERDINC ,  DIXON MARTIN G ,  MIRKES SEAN P ,  TOLL BRET L ,  LOKTYUKHIN MAXIM ,  DAVIS MARK C ,  FARCY ALEXANDRE

    IPC: G06F9/30

    CPC classification number: G06F9/3001 ,  G06F9/30094

    Abstract: PROBLEM TO BE SOLVED: To provide a new instruction that adds three source operands. SOLUTION: A method may include receiving an add instruction. The add instruction may indicate a first source operand, a second source operand and a third source operand. A sum of the first, second and third source operands may be stored as a result of the add instruction. The sum may be partly stored in a destination operand indicated by the add instruction and may be partly stored in a plurality of flags. The instructions on other methods, apparatuses, systems, and machine-readable mediums are included. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：提供添加三个源操作数的新指令。 解决方案：一种方法可以包括接收添加指令。 加法指令可以指示第一源操作数，第二源操作数和第三源操作数。 作为加法指令的结果，可以存储第一，第二和第三源操作数的和。 总和可以部分地存储在由加法指令指示的目的地操作数中，并且可以部分地存储在多个标志中。 包括其他方法，装置，系统和机器可读介质上的说明。 版权所有（C）2011，JPO＆INPIT

Patent Agency Ranking