公开(公告)号：DE10392992B4

公开(公告)日：2017-03-02

申请号：DE10392992

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： BALDWIN CHRIS ,  FIGUEROA DAVID ,  LI YUAN-LIANG ,  YAHYAEI-MOAYYED FARZANEH ,  ZHONG DONG ,  HE JIANGGI

IPC: H01L23/498 ,  H01L23/50

Abstract: Integrierte Schaltung, mit: – einem Substrat (12); – einem auf dem Substrat (12) angebrachten Chip (11); – einem ersten, auf dem Substrat (12) angebrachten und elektrisch mit dem Chip (11) verbundenen Versorgungsanschluß (14A; 34; 54), wobei der erste Versorgungsanschluß (14A; 34; 54) einen Hauptteil (15; 35; 55) und einen ersten Vorsprung (16; 36; 56), der von dem Hauptteil (15; 35; 55) vorsteht, aufweist; und – einem ersten, auf dem Substrat (12) angebrachten und elektrisch mit dem Chip (11) verbundenen Erdungsanschluß (24A; 44; 64), wobei der erste Erdungsanschluß (24A; 44; 64) einen Hauptteil (25; 45; 65) und einen zweiten Vorsprung (26; 46; 66), der von dem Hauptteil (25; 45; 65) vorsteht, aufweist, wobei der zweite Vorsprung (26; 46; 66) an dem ersten Erdungsanschluß (24A; 44; 64) neben dem ersten Vorsprung (16; 36; 56) an dem ersten Versorgungsanschluß (14A; 34; 54) liegt, dadurch gekennzeichnet, dass der erste Versorgungsanschluß (14A; 34; 54) und der erste Erdungsanschluß (24A; 44; 64) planar auf der Rückseite (13A) des Substrats (12) und der Chip (11) auf der Vorderseite (13B) des Substrats (12) angeordnet sind.

公开(公告)号：WO2005001928A3

公开(公告)日：2005-06-09

申请号：PCT/US2004018091

申请日：2004-06-03

Applicant: INTEL CORP

Inventor： HESTER JENNIFER ,  LI YUAN-LIANG ,  DESMITH MICHAEL ,  FIGUEROA DAVID ,  ZHONG DONG

IPC: H01G4/38 ,  H01L23/498 ,  H01L23/64 ,  H05K1/02 ,  H05K1/11 ,  H04B3/32 ,  H04B3/28 ,  H05K1/16

CPC classification number: H05K1/114 ,  H01G4/385 ,  H01L23/49838 ,  H01L23/642 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01021 ,  H01L2924/01057 ,  H01L2924/15312 ,  H01L2924/3011 ,  H05K1/0231 ,  H05K2201/09263 ,  H05K2201/09345 ,  H05K2201/0979 ,  H05K2201/10636 ,  Y02P70/611 ,  H01L2224/0401

Abstract: According to some embodiments, a device includes a first conductive plane electrically coupled to a first terminal associated with a first polarity and a second terminal associated with the first polarity, a second conductive plane electrically coupled to a third terminal associated with a second polarity, and a dielectric disposed between the first conductive plane and the second conductive; plane. A first capacitance is present between the first terminal and the third terminal, a second capacitance is present between the second terminal and the third terminal, and the first capacitance and the second capacitance may be substantially dissimilar.

Abstract translation: 根据一些实施例，一种装置包括电耦合到与第一极性关联的第一端子和与第一极性关联的第二端子的第一导电平面，电耦合到与第二极性关联的第三端子的第二导电平面，以及 布置在所述第一导电平面和所述第二导电之间的电介质; 平面。 在第一端子和第三端子之间存在第一电容，在第二端子和第三端子之间存在第二电容，并且第一电容和第二电容可以基本不相似。

公开(公告)号：WO2004012261A2

公开(公告)日：2004-02-05

申请号：PCT/US0323375

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： ZHONG DONG ,  YAHYAEI-MOAYYED FARZANEH ,  FIGUEROA DAVID ,  BALDWIN CHRIS ,  HE JIANGGI ,  LI YUAN-LIANG

IPC: H01L23/498 ,  H01L23/50 ,  H01L23/00

CPC classification number: H01L23/49838 ,  H01L23/50 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.

Abstract translation: 集成电路包括全部安装到衬底上的管芯，电源端子和接地端子。 电源端子包括主体和从主体突出的第一延伸部，并且接地端子包括主体和从主体突出的第二延伸部。 接地端子上的第二延伸部分与电源端子上的第一延伸部分相邻以抵消通过电源端子向管芯提供电流而产生的电感。

公开(公告)号：DE10392992T5

公开(公告)日：2005-07-21

申请号：DE10392992

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： BALDWIN CHRIS ,  FIGUEROA DAVID ,  LI YUAN-LIANG ,  YAHYAEI-MOAYYED FARZANEH ,  ZHONG DONG ,  HE JIANGGI

IPC: H01L23/498 ,  H01L23/50 ,  H01L23/00

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.

公开(公告)号：AU2003263817A1

公开(公告)日：2004-02-16

申请号：AU2003263817

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： HE JIANGGI ,  LI YUAN-LIANG ,  ZHONG DONG ,  YAHYAEI-MOAYYED FARZANEH ,  FIGUEROA DAVID ,  BALDWIN CHRIS

IPC: H01L23/498 ,  H01L23/50 ,  H01L23/00

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.

公开(公告)号：GB2407208B

公开(公告)日：2005-12-07

申请号：GB0501086

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： ZHONG DONG ,  YAHYAEI-MOAYYED FARZANEH ,  FIGUEROA DAVID G ,  BALDWIN CHRIS ,  HE JIANAGGI ,  LI YUAN-LIANG

IPC: H01L23/498 ,  H01L23/50

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.

公开(公告)号：AU2003263817A8

公开(公告)日：2004-02-16

申请号：AU2003263817

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： HE JIANGGI ,  FIGUEROA DAVID ,  ZHONG DONG ,  BALDWIN CHRIS ,  LI YUAN-LIANG ,  YAHYAEI-MOAYYED FARZANEH

IPC: H01L23/498 ,  H01L23/50

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.

公开(公告)号：DE10397026B3

公开(公告)日：2019-10-10

申请号：DE10397026

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： BALDWIN CHRIS ,  HE JIANGGI ,  LI YUAN-LIANG ,  FIGUEROA DAVID ,  ZHONG DONG ,  YAHYAEI-MOAYYED FARZANEH

IPC: H01L23/50 ,  H01L23/498 ,  H01L23/64

Abstract: Integrierte Schaltung, welche umfasst:ein Substrat (12),einen Chip (11), der auf dem Substrat (12) angebracht ist,einen ersten Versorgungsanschluss (14A; 34; 54), der auf dem Substrat (12) angebracht und mit dem Chip (11) elektrisch verbunden ist, wobei der erste Versorgungsanschluss (14A; 34; 54) einen Hauptteil (15; 35; 55) und eine erste Erweiterung (16; 36; 56), die von dem Hauptteil (15; 35; 55) vorsteht, aufweist,einen ersten Erdungsanschluss (24A; 44; 64), der auf dem Substrat (12) angebracht und mit dem Chip (11) elektrisch verbunden ist, wobei der erste Erdungsanschluss (24A; 44; 64) einen Hauptteil (25; 45; 65) und eine zweite Erweiterung (26; 46; 66), die von dem Hauptteil (25; 45; 65) vorsteht, aufweist, undeinen zweiten Versorgungsanschluss (14B) umfasst, welcher einen Hauptteil (15) und eine dritte Erweiterung (16), die von dem Hauptteil (15) vorsteht, aufweist, wobei die dritte Erweiterung (16) an dem zweiten Versorgungsanschluss (14B) neben einer vierten Erweiterung (26) liegt, die von dem Hauptteil (25) des ersten Erdungsanschlusses (24A) vorsteht,wobei der erste Versorgungsanschluss (14A; 34; 54) und der erste Erdungsanschluss (24A; 44; 64) so angeordnet sind, dass sich ein Abschnitt eines Anschlusses zwischen zwei Abschnitten des anderen Anschlusses befindet; undwobei der erste Versorgungsanschluss (14A; 34; 54), der zweite Versorgungsanschluss (14B) und der erste Erdungsanschluss (24A; 44; 64) auf einer ersten Seite (13A) des Substrats (12) angeordnet sind und der Chip (11) auf einer zweiten Seite (13B) des Substrats (12) gegenüber der ersten Seite angeordnet ist.

公开(公告)号：HK1073175A1

公开(公告)日：2005-09-23

申请号：HK05105604

申请日：2005-07-04

Applicant: INTEL CORP

Inventor： ZHONG DONG ,  YAHYAEI-MOAYYED FARZANEH ,  FIGUEROA DAVID G ,  BALDWIN CHRIS ,  HE JIANAGGI ,  LI YUAN-LIANG

IPC: H01L23/498 ,  H01L23/50 ,  H01L

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.

公开(公告)号：GB2407208A

公开(公告)日：2005-04-20

申请号：GB0501086

申请日：2003-07-25

Applicant: INTEL CORP

Inventor： ZHONG DONG ,  YAHYAEI-MOAYYED FARZANEH ,  FIGUEROA DAVID G ,  BALDWIN CHRIS ,  HE JIANAGGI ,  LI YUAN-LIANG

IPC: H01L23/498 ,  H01L23/50

Abstract: An integrated circuit including a die, a power terminal and a ground terminal all mounted onto a substrate. The power terminal including a body and a first extension projecting from the body, and the ground terminal including a body and a second extension projecting from the body. The second extension on the ground terminal being adjacent to the first extension on the power terminal to offset inductance that is generated by supplying current to the die through the power terminal.