公开(公告)号：CA2892103A1

公开(公告)日：2015-11-22

申请号：CA2892103

申请日：2015-05-21

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LIM BO-MI ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27 ,  H04L1/00 ,  H04L27/34

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 4/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 16-symbol mapping.

公开(公告)号：MX2015006532A

公开(公告)日：2015-11-23

申请号：MX2015006532

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/27

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 10/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 256 símbolos.

公开(公告)号：MX2015006531A

公开(公告)日：2015-11-23

申请号：MX2015006531

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/17

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 3/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para modulación de manipulación por desplazamiento de fase en cuadratura (QPSK).

公开(公告)号：MX2015006529A

公开(公告)日：2015-11-23

申请号：MX2015006529

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/27

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 4/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 16 símbolos.

公开(公告)号：CA2892101A1

公开(公告)日：2015-11-22

申请号：CA2892101

申请日：2015-05-21

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LIM BO-MI ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 3/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for quadrature phase shift keying (QPSK) modulation.

公开(公告)号：CA2892166A1

公开(公告)日：2015-11-22

申请号：CA2892166

申请日：2015-05-21

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LIM BO-MI ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27 ,  H04L1/00 ,  H04L27/34

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 3/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 64-symbol mapping.

公开(公告)号：MX2015006530A

公开(公告)日：2015-11-23

申请号：MX2015006530

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/27

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 3/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 64 símbolos.

公开(公告)号：CA2892171A1

公开(公告)日：2015-11-22

申请号：CA2892171

申请日：2015-05-21

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LIM BO-MI ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27 ,  H04L1/00 ,  H04L27/34

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 10/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 256-symbol mapping.