公开(公告)号：WO2010058890A2

公开(公告)日：2010-05-27

申请号：PCT/KR2009004042

申请日：2009-07-21

Applicant: KOREA ELECTRONICS TELECOMM ,  LIM HYOUNGSOO ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  LEE SOO-IN

Inventor： LIM HYOUNGSOO ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  LEE SOO-IN

IPC: H04N7/14

CPC classification number: H04W24/02 ,  H04B7/0417 ,  H04N21/6112 ,  H04W24/08 ,  H04W52/322 ,  H04W72/005

Abstract: Disclosed is an apparatus and method for providing a broadcasting service in a single frequency broadcasting network, and a system thereof. The apparatus for receiving broadcasting signals includes an RF receiver configured to receive an RF broadcasting signal having identification information to identify a broadcasting signal transmitter and down-convert the received RF broadcasting signal; a reception characteristic measurer configured to measure reception characteristics of the RF broadcasting signal based on the identification information and generate reception characteristic information; and a reception characteristic transmitter configured to transmit the reception characteristic information to a broadcasting system.

Abstract translation: 公开了一种在单频广播网络中提供广播服务的装置和方法及其系统。 用于接收广播信号的装置包括：RF接收机，被配置为接收具有标识信息的RF广播信号，以识别广播信号发射机，并对所接收的RF广播信号进行下变频; 接收特性测量器，被配置为基于所述识别信息测量所述RF广播信号的接收特性并产生接收特性信息; 以及接收特性发送器，被配置为将接收特性信息发送到广播系统。

公开(公告)号：MX2015006532A

公开(公告)日：2015-11-23

申请号：MX2015006532

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/27

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 10/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 256 símbolos.

公开(公告)号：MX2015006531A

公开(公告)日：2015-11-23

申请号：MX2015006531

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/17

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 3/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para modulación de manipulación por desplazamiento de fase en cuadratura (QPSK).

公开(公告)号：MX2015006529A

公开(公告)日：2015-11-23

申请号：MX2015006529

申请日：2015-05-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG ,  LIM BO-MI

IPC: H03M13/27

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 4/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 16 símbolos.

公开(公告)号：CA2892101A1

公开(公告)日：2015-11-22

申请号：CA2892101

申请日：2015-05-21

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LIM BO-MI ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 3/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for quadrature phase shift keying (QPSK) modulation.

公开(公告)号：MX2015001934A

公开(公告)日：2015-10-26

申请号：MX2015001934

申请日：2015-02-12

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG

IPC: H04N19/89

Abstract: Se divulgan un modulador y un método de modulación que usan una constelación de señal de 16 símbolos no uniforme; el modulador incluye una memoria y un procesador; la memoria recibe una palabra código que corresponde con un código de verificación de paridad de baja densidad (LDPC) que tiene una tasa de código de 4/15; el procesador mapea la palabra código a 16 símbolos de la constelación de señal de 16 símbolos no uniforme sobre una base de 4 bits.

公开(公告)号：MX2015002913A

公开(公告)日：2015-09-07

申请号：MX2015002913

申请日：2015-03-05

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO ,  LEE JAE-YOUNG

IPC: H03M13/05 ,  G06F11/10

Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 64800 y un índice de código de 4/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 256 símbolos.

公开(公告)号：CA2883547A1

公开(公告)日：2015-09-06

申请号：CA2883547

申请日：2015-03-03

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 64800 and a code rate of 4/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 256-symbol mapping.

公开(公告)号：CA2882457A1

公开(公告)日：2015-08-20

申请号：CA2882457

申请日：2015-02-19

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KWON SUN-HYOUNG ,  LEE JAE-YOUNG ,  KIM HEUNG-MOOK ,  HUR NAM-HO

IPC: H03M13/11 ,  H03M13/27 ,  H04L1/24 ,  H04L27/36

Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 64800 and a code rate of 5/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 64-symbol mapping.

公开(公告)号：CA2698669C

公开(公告)日：2014-08-05

申请号：CA2698669

申请日：2008-05-15

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： LEE JAE-YOUNG ,  PARK SUNG-IK ,  EUM HO-MIN ,  SEO JAE-HYUN ,  KIM HEUNG-MOOK ,  LIM JONG-SOO ,  LEE SOO-IN

IPC: H04B7/14

Abstract: Provided is an identification signal analyzing apparatus and method for compensating power of a channel profile occurring at a conventional identification signal analyzing apparatus by using a power compensation. The identification signal analyzing apparatus includes: an identification signal generator for generating an identification signal identical to a known identification signal inserted by a transmission device; a partial correlator for calculating a correlation value between a received signal including the known identification signal inserted by the transmission device and the identification signal generated by the identification signal generator through a partial correlation; a power compensator for compensating power of the correlation value calculated by the partial correlator; and a channel profile extractor for extracting a channel profile from the correlation value compensated by the power compensator.