-
1.发明公开METHOD FOR PROVIDING DMB-BASED 3D IMAGE SERVICE, AND DECODING APPARATUS AND METHOD FOR DMB-BASED 3D IMAGE SERVICE 审中-公开方法提供开DMB基于3D的图像服务和解码的设备和方法有关DMB基于3D的图像服务
公开(公告)号：EP1961238A4
公开(公告)日：2014-04-30
申请号：EP06769273
申请日：2006-07-13
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： YUN KUG-JIN , LEE GWANG-SOON , KANG HOON-JONG , HUR NAM-HO , LEE SOO-IN
CPC classification number: H04N13/0059 , H04N13/0048 , H04N13/0452 , H04N19/597
Abstract: Provided is a method for providing a DMB-based 3D stereoscopic image service using an MPEG-4 object descriptor of a new structure to provide users with a realistic 3D image service while maintaining compatibility to a conventional DMB system, and a decoding apparatus and method for the DMB-based 3D stereoscopic image service. The method includes the steps of: a) defining in a data service component type that a broadcast service is a DMB service, and defining a dimension of the DMB service in a user application type; and b) assigning a reference image and 3D additional information for a serviced 3D image as different streams which are independent from each other by using different object descriptors.
-
公开(公告)号：EP2014096A4
公开(公告)日：2010-12-22
申请号：EP07746362
申请日：2007-05-04
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： CHO SUK-HEE , KWON HYOUNG-JIN , HUR NAM-HO , KIM JIN-WOONG , LEE SOO-IN
CPC classification number: H04N19/86 , H04N19/33 , H04N19/53 , H04N19/597 , H04N19/61
-
3.发明公开APPARATUS AND METHOD FOR TRANSMITTING SYNCHRONIZED THE FIVE SENSES WITH A/V DATA 有权VORRICHTUNG UND VERFAHREN ZUM SYNCHRONISIERTEN SENDEN DERFÜNFSINNE MIT A / V-DATEN
公开(公告)号：EP1690378A4
公开(公告)日：2008-10-22
申请号：EP03781076
申请日：2003-12-30
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： YUN KUG-JIN , AHN CHUNG-HYUN , KANG HOON-JONG , HUR NAM-HO , CHO SUK-HEE , LEE SOO-IN
CPC classification number: A63J25/00 , A63J5/00 , A63J17/00 , A63J2005/001 , A63J2005/003 , A63J2005/008 , H04L51/10 , H04L65/607 , H04N21/23614 , H04N21/242 , H04N21/4104 , H04N21/4307 , H04N21/4348
Abstract: Provided is a five sensory data synchronizing and transmitting apparatus and method, and an actual-feeling multimedia data providing system and method using the same. The five sensory data synchronizing and transmitting apparatus and method forms packets by describing vibration, and odor and a taste expressed in video/audio based on touch, odor and taste data descriptors and synchronizes the touch/odor/taste packets with video/audio packets on a frame basis; and then, the actual-feeling multimedia data providing system and method demultiplexes the received packets transmitted from the five sensory data synchronizing and transmitting apparatus into video data, audio data, touch data, odor data and taste data and transmits them to corresponding devices to thereby provide a user with an actual-feeling multimedia service.
Abstract translation: 本发明提供了一种五感官数据同步发送装置及方法，以及一种感应多媒体数据提供系统及使用其的方法。 五种感官数据同步发送装置和方法通过基于触摸，气味和味道数据描述符描述视频/音频中所表达的振动，气味和味道并且将触摸/气味/味道分组与视频/音频分组同步 框架基础; 然后，真实感多媒体数据提供系统和方法将从五感官数据同步和发送装置发送的接收到的数据包解复用为视频数据，音频数据，触摸数据，气味数据和趣味数据，并将它们发送到相应的设备 为用户提供实际感受的多媒体服务。
-
公开(公告)号：CA2864650A1
公开(公告)日：2016-02-14
申请号：CA2864650
申请日：2014-09-25
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO
Abstract: A low density parity check (LDPC) encoder, an LDPC decoder, and an LDPC encoding method are disclosed. The LDPC encoder includes first memory, second memory, and a processor. The first memory stores an LDPC codeword having a length of 64800 and a code rate of 2/15. The second memory is initialized to 0. The processor generates the LDPC codeword corresponding to information bits by performing accumulation with respect to the second memory using a sequence corresponding to a parity check matrix (PCM).
-
公开(公告)号：MX2015006530A
公开(公告)日：2015-11-23
申请号：MX2015006530
申请日：2015-05-22
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG , LIM BO-MI
IPC: H03M13/27
Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 3/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 64 símbolos.
-
Patent Agency Ranking
公开(公告)号：MX2015001932A
公开(公告)日：2015-10-26
申请号：MX2015001932
申请日：2015-02-12
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG
IPC: H04N19/89
Abstract: Se divulgan un modulador y un método de modulación que usan una constelación de señal de 16 símbolos no uniforme; el modulador incluye una memoria y un procesador; la memoria recibe una palabra código que corresponde con un código de verificación de paridad de baja densidad (LDPC) que tiene una tasa de código de 2/15; el procesador mapea la palabra código a 16 símbolos de la constelación de señal de 16 símbolos no uniforme sobre una base de 4 bits.
-
公开(公告)号：CA2881523A1
公开(公告)日：2015-08-13
申请号：CA2881523
申请日：2015-02-11
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KWON SUN-HYOUNG , LEE JAE-YOUNG , KIM HEUNG-MOOK , HUR NAM-HO
Abstract: A modulator and a modulation method using a non-uniform 16-symbol signal constellation are disclosed. The modulator includes a memory and a processor. The memory receives a codeword corresponding to a low-density parity check (LDPC) code having a code rate of 7/15. The processor maps the codeword to 16 symbols of the non-uniform 16-symbol signal constellation on a 4-bit basis.
-
8.发明专利
公开(公告)号：CA2864642A1
公开(公告)日：2016-02-26
申请号：CA2864642
申请日：2014-09-25
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO
Abstract: A low density parity check (LDPC) encoder, an LDPC decoder, and an LDPC encoding method are disclosed. The LDPC encoder includes first memory, second memory, and a processor. The first memory stores an LDPC codeword. The second memory is initialized to 0. The processor generates the LDPC codeword by performing accumulation with respect to the second memory using information bits. The accumulation is performed at parity bit addresses that are updated using a sequence corresponding to a parity check matrix (PCM).
-
公开(公告)号：MX2014012118A
公开(公告)日：2016-02-15
申请号：MX2014012118
申请日：2014-10-07
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO
IPC: H03M13/11
Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 64800 y un índice de código de 4/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).
-
公开(公告)号：MX2014012114A
公开(公告)日：2016-02-15
申请号：MX2014012114
申请日：2014-10-07
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO
Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 16200 y un índice de código de 4/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.022 seconds)
