公开(公告)号：DE112019003100T5

公开(公告)日：2021-03-04

申请号：DE112019003100

申请日：2019-06-17

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  MARTIN MATTHEW G ,  FESTES GILLES

IPC: G11C16/26

Abstract: Ausführungsformen der vorliegenden Offenbarung stellen Systeme und Verfahren zum Verbessern des Lesefensters in einer Split-Gate-Flash-Speicherzelle bereit, z. B. durch Vorspannen des Steuer-Gate-Anschlusses mit einer Spannung ungleich Null (positiv oder negativ) während Zellenleseoperationen, um die Leseleistung im gelöschten Zustand oder die Leseleistung im programmierten Zustand der Zelle zu verbessern oder zu steuern. Ein Verfahren zum Betreiben einer Flash-Speicherzelle mit Split-Gate kann das Durchführen von Programmieroperationen, das Durchführen von Löschoperationen und das Ausführen von Leseoperationen in der Zelle aufweisen, wobei jede Leseoperation das Anlegen einer ersten Spannung ungleich Null an die Wortleitung und das Anlegen einer zweiten Spannung ungleich Null an die Bitleitung und Anlegen einer dritten Spannung VCGRungleich Null an das Steuer-Gate aufweist.