公开(公告)号：DE112019003100T5

公开(公告)日：2021-03-04

申请号：DE112019003100

申请日：2019-06-17

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  MARTIN MATTHEW G ,  FESTES GILLES

IPC: G11C16/26

Abstract: Ausführungsformen der vorliegenden Offenbarung stellen Systeme und Verfahren zum Verbessern des Lesefensters in einer Split-Gate-Flash-Speicherzelle bereit, z. B. durch Vorspannen des Steuer-Gate-Anschlusses mit einer Spannung ungleich Null (positiv oder negativ) während Zellenleseoperationen, um die Leseleistung im gelöschten Zustand oder die Leseleistung im programmierten Zustand der Zelle zu verbessern oder zu steuern. Ein Verfahren zum Betreiben einer Flash-Speicherzelle mit Split-Gate kann das Durchführen von Programmieroperationen, das Durchführen von Löschoperationen und das Ausführen von Leseoperationen in der Zelle aufweisen, wobei jede Leseoperation das Anlegen einer ersten Spannung ungleich Null an die Wortleitung und das Anlegen einer zweiten Spannung ungleich Null an die Bitleitung und Anlegen einer dritten Spannung VCGRungleich Null an das Steuer-Gate aufweist.

公开(公告)号：DE112019007397T5

公开(公告)日：2022-02-24

申请号：DE112019007397

申请日：2019-09-25

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  CHEN BOMY ,  MARTIN MATTHEW

IPC: H01L27/11521 ,  H01L21/8239 ,  H01L29/788

Abstract: Es wird eine Speicherzelle mit einer Struktur einer modifizierten Flash-Speicherzelle bereitgestellt, die jedoch ausgebildet ist, um in einem Niederspannungsbereich zu arbeiten (z. B. unter Verwendung von Spannungen mit einer Amplitude von ?6 V für Programmier- und/oder Löschoperationen). Die offenbarten Speicherzellen können mit dielektrischen Schichten mit verringerter(n) Dicke(n) im Vergleich zu herkömmlichen Flash-Speicherzellen ausgebildet werden, was einen solchen Niederspannungsbetrieb ermöglicht. Die offenbarten Speicherzellen können mit fortgeschrittenen Datenberechnungsanwendungen hoher Dichte und niedriger Energie kompatibel sein. Die offenbarten Speicherzellen können den Bedarf an RAM (z. B. SRAM oder DRAM) in einer herkömmlichen Vorrichtung, z. B. Mikrocontroller oder Computer, ersetzen oder verringern und werden daher als „RAM-Flash“-Speicherzellen bezeichnet. Die Datenretention von RAM-Flash-Speicherzellen kann erhöht werden (z. B. auf Tage, Monate oder Jahre) durch (a) Anlegen einer statischen Haltespannung an ausgewählten Knoten der Zelle und/oder (b) periodisches Auffrischen der im RAM-Flash gespeicherten Daten .

公开(公告)号：DE112018000825B4

公开(公告)日：2023-01-19

申请号：DE112018000825

申请日：2018-02-07

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  CHEN BOMY ,  HYMAS MEL

IPC: H10B41/00 ,  H01L29/423 ,  H01L29/66 ,  H10B41/30

Abstract: Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen.

公开(公告)号：DE112018006749T5

公开(公告)日：2020-09-17

申请号：DE112018006749

申请日：2018-12-19

Applicant: MICROCHIP TECH INC

Inventor： WALLS JAMES ,  HYMAS MEL ,  DARYANANI SONU

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/66 ,  H01L29/788

Abstract: Eine Speicherzelle, z. B. eine Flash-Speicherzelle, weist ein Substrat, ein Floating Gate mit flacher Oberseite, das über dem Substrat ausgebildet ist, und einen Oxidbereich mit flacher Oberseite auf, der über dem Floating Gate mit flacher Oberseite ausgebildet ist. Das Floating Gate mit flacher Oberseite kann eine Seitenwand mit einer im Allgemeinen konkaven Form aufweisen, die einen spitzen Winkel an einer oberen Ecke des Floating Gate definiert, wodurch eine Programmier- oder Löscheffizienz der Speicherzelle verbessert werden kann. Das Floating Gate mit flacher Oberseite und der darüber liegende Oxidbereich können ohne thermische Oxidation des Floating Gate ausgebildet werden, die ein herkömmliches „Football-Oxid“ ausbildet. Eine Wortleitung und ein separates Lösch-Gate können über dem Floating Gate und dem Oxidbereich ausgebildet sein. Das Lösch-Gate kann das Floating Gate um eine wesentlich größere Strecke überlappen, als die Wortleitung das Floating Gate überlappt, wodurch die Programmier- und Löschkopplung an das Floating Gate unabhängig voneinander optimiert werden können.

公开(公告)号：DE112018000825T5

公开(公告)日：2019-10-24

申请号：DE112018000825

申请日：2018-02-07

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  CHEN BOMY ,  HYMAS MEL

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L29/423 ,  H01L29/66

Abstract: Ein Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat kann aufweisen: Anfertigen des Substrats mit einer flachen Grabenisolation, um aktive Abschnitte zu definieren; Abscheiden einer Floating-Gate-Oxidschicht auf dem angefertigten Substrat; Abscheiden einer Floating-Gate-Polysiliziumschicht auf der Floating-Gate-Oxidschicht; Polieren der Floating-Gate-Polysiliziumschicht, um eine Vielzahl von Floating-Gates über den aktiven Abschnitten des Substrats zu isolieren; Abscheiden einer Siliziumnitridschicht auf der Vielzahl von Floating-Gates; Strukturieren und Ätzen der Siliziumnitridschicht, um Siliziumnitridelemente zu erzeugen; Abscheiden einer Reihe von Oxidabstandshaltern entlang der Seiten der Siliziumnitridelemente; Einsetzen eines Source-Übergangs in das Substrat unterhalb der einzelnen Floating-Gates; Entfernen der Floating-Gate-Polysiliziumschicht, außer wo sie sich unter einzelnen Oxidabstandshaltern befindet, dann Entfernen der Reihe von Oxidabstandshaltern; Ablagern einer Zwischenpoly-Schicht auf den verbleibenden Floating-Gates; Abscheiden einer zweiten Polysiliziumschicht auf der Zwischenpolyschicht; und Strukturieren und Ätzen der zweiten Polysiliziumschicht, um die zweite Polysiliziumschicht in Wortleitungsanordnungen und Lösch-Gates zu trennen.

公开(公告)号：WO2013078108A3

公开(公告)日：2013-08-22

申请号：PCT/US2012065774

申请日：2012-11-19

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  ZIEGENHORN FRANK

IPC: H03L7/00

CPC classification number: H03L1/026 ,  G01R31/2824

Abstract: Precision measurement of a period(s) of an embedded clock oscillator using a charge time measurement unit (CTMU) maintains a desired frequency accuracy of the embedded clock oscillator over a range of time, temperature and operating condition changes. The CTMU determines the free running frequency of the embedded clock oscillator and provides very accurate frequency (period) information for confirmation that a desired frequency, e.g., within 0.25 percent of the desired frequency, is running or an indication of how much and which direction to adjustment the frequency of the clock oscillator to maintain the frequency precision desired. Automatic frequency adjustment of the embedded clock oscillator may be implemented so as to maintain the desired precision frequency thereof. Temperature and voltage compensation profiles for maintaining the accuracy of the CTMU may be stored in a table, e.g., nonvolatile memory, for a further improvement in absolute frequency accuracy of the embedded clock oscillator.

Abstract translation: 使用充电时间测量单元（CTMU）对嵌入式时钟振荡器的周期进行精确测量，可以在一定的时间范围，温度和工作条件变化范围内保持嵌入式时钟振荡器的期望频率精度。 CTMU确定嵌入式时钟振荡器的自由运行频率，并提供非常准确的频率（周期）信息，用于确认期望的频率（例如在期望频率的0.25％内）正在运行，或者指示多少以及向哪个方向 调整时钟振荡器的频率以保持所需的频率精度。 嵌入式时钟振荡器的自动频率调整可以被实施以便保持其期望的精确频率。 用于保持CTMU精确度的温度和电压补偿曲线可以存储在例如非易失性存储器的表格中，以进一步改善嵌入式时钟振荡器的绝对频率精度。

公开(公告)号：WO2013078108A2

公开(公告)日：2013-05-30

申请号：PCT/US2012065774

申请日：2012-11-19

Applicant: MICROCHIP TECH INC

Inventor： DARYANANI SONU ,  ZIEGENHORN FRANK

IPC: H03L7/00

CPC classification number: H03L1/026 ,  G01R31/2824

Abstract: Precision measurement of a period(s) of an embedded clock oscillator using a charge time measurement unit (CTMU) maintains a desired frequency accuracy of the embedded clock oscillator over a range of time, temperature and operating condition changes. The CTMU determines the free running frequency of the embedded clock oscillator and provides very accurate frequency (period) information for confirmation that a desired frequency, e.g., within 0.25 percent of the desired frequency, is running or an indication of how much and which direction to adjustment the frequency of the clock oscillator to maintain the frequency precision desired. Automatic frequency adjustment of the embedded clock oscillator may be implemented so as to maintain the desired precision frequency thereof. Temperature and voltage compensation profiles for maintaining the accuracy of the CTMU may be stored in a table, e.g., nonvolatile memory, for a further improvement in absolute frequency accuracy of the embedded clock oscillator.

Abstract translation: 使用充电时间测量单元（CTMU）对嵌入式时钟振荡器的周期进行精确测量在一段时间，温度和工作条件变化的范围内保持嵌入式时钟振荡器所需的频率精度。 CTMU确定嵌入式时钟振荡器的自由运行频率，并提供非常精确的频率（周期）信息，以确认所需频率（例如，所需频率的0.25％）正在运行或指示多少和哪个方向 调整时钟振荡器的频率以保持所需的频率精度。 可以实现嵌入式时钟振荡器的自动频率调整，以保持其期望的精度频率。 用于保持CTMU的精度的温度和电压补偿简档可以存储在诸如非易失性存储器的表中，以进一步提高嵌入式时钟振荡器的绝对频率精度。