公开(公告)号：DE102017104276B4

公开(公告)日：2020-01-16

申请号：DE102017104276

申请日：2017-03-01

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  MÜLLER KLAUS ,  TOMASINI LAURENT

IPC: H01L21/58 ,  H01L23/482 ,  H01L23/495

Abstract: Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Leiterrahmen (3) umfassend die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1),C) Bereitstellen eines Leiterrahmens (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3),wobei die Lotmetall-Schichtenfolge (2)- eine erste metallische Schicht (2a) umfassend eine Indium-Zinn-Legierung,- eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und- eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst.

公开(公告)号：DE102017104276A1

公开(公告)日：2018-09-06

申请号：DE102017104276

申请日：2017-03-01

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  MÜLLER KLAUS ,  TOMASINI LAURENT

IPC: H01L21/58 ,  H01L23/482 ,  H01L23/495

Abstract: Es wird ein Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Leiterrahmen (3) angegeben. Das Verfahren umfasst die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1),C) Bereitstellen eines Leiterrahmens (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3),wobei die Lotmetall-Schichtenfolge (2)- eine erste metallische Schicht (2a) umfassend Indium oder eine Indium-Zinn-Legierung,- eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und- eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst.