公开(公告)号：DE112018002085A5

公开(公告)日：2020-01-02

申请号：DE112018002085

申请日：2018-04-18

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  WEIMAR ANDREAS

IPC: H01L21/60 ,  H01L23/488 ,  H01L33/62

公开(公告)号：DE102017104276B4

公开(公告)日：2020-01-16

申请号：DE102017104276

申请日：2017-03-01

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  MÜLLER KLAUS ,  TOMASINI LAURENT

IPC: H01L21/58 ,  H01L23/482 ,  H01L23/495

Abstract: Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Leiterrahmen (3) umfassend die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1),C) Bereitstellen eines Leiterrahmens (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3),wobei die Lotmetall-Schichtenfolge (2)- eine erste metallische Schicht (2a) umfassend eine Indium-Zinn-Legierung,- eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und- eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst.

公开(公告)号：DE102017112866A1

公开(公告)日：2018-12-13

申请号：DE102017112866

申请日：2017-06-12

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： MÜLLER KLAUS ,  PLÖSSL ANDREAS ,  WENDT MATHIAS

IPC: H01L21/58 ,  B23K1/20 ,  H01L21/60 ,  H01L23/488

Abstract: Es wird ein Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Substrat (3) angegeben. Das Verfahren umfasst die Verfahrensschritte:A) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1),C) Bereitstellen eines Substrats (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf das Substrat (3),E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf das Substrat (3),F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Substrat (3),wobei die Lotmetall-Schichtenfolge (2)- eine erste metallische Schicht (2a) umfassend eine Indium-Zinn-Legierung,- eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und- eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst, wobei die Stoffmenge des Golds in der zweiten metallischen Schicht größer ist als die Stoffmenge des Zinns in der ersten metallischen Schicht.

公开(公告)号：DE102015114086A1

公开(公告)日：2017-03-02

申请号：DE102015114086

申请日：2015-08-25

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： BEHR BARBARA ,  WENDT MATHIAS ,  ZENGER MARCUS

IPC: H01L23/482 ,  H01L21/58 ,  H01L21/60 ,  H01L33/40

Abstract: Die Erfindung betrifft ein Bauelement (100) aufweisend eine erste Komponente (1), eine zweite Komponente (2), ein Verbindungselement (3), das direkt zwischen der ersten Komponente (1) und der zweiten Komponente (2) angeordnet ist, wobei das Verbindungselement (3) zumindest ein erstes Metall (Me1) aufweist, das als eine Haftschicht (4) ausgeformt ist, die direkt an der ersten Komponente (1) und/oder zweiten Komponente (2) angeordnet ist, das als Diffusionsbarriere (5) ausgeformt ist, das Bestandteil einer ersten Phase (31) und/oder einer zweiten Phase (32) des Verbindungselements (3) ist, wobei die erste und/oder zweite Phase (31, 32) jeweils neben dem ersten Metall (Me1) noch weitere von dem ersten Metall verschiedene Metalle umfasst, wobei die Konzentration (c11) des ersten Metalls (Me1) in der ersten Phase (31) größer ist als die Konzentration (c25) des ersten Metalls (Me1) in der zweiten Phase (32).

公开(公告)号：DE102017112866B4

公开(公告)日：2024-12-12

申请号：DE102017112866

申请日：2017-06-12

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： MÜLLER KLAUS ,  PLÖSSL ANDREAS ,  WENDT MATHIAS

IPC: H01L21/58 ,  B23K1/20 ,  H01L21/60 ,  H01L23/488

Abstract: Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Substrat (3) umfassend die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1),C) Bereitstellen eines Substrats (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf das Substrat (3),E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf das Substrat (3),F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Substrat (3), wobei die Lotmetall-Schichtenfolge (2)- eine erste metallische Schicht (2a) umfassend eine Indium-Zinn-Legierung,- eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und- eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst, wobei die Stoffmenge des Golds in der zweiten metallischen Schicht (2c) größer ist als die Stoffmenge des Zinns in der ersten metallischen Schicht (2a).

公开(公告)号：DE102016105117A1

公开(公告)日：2017-09-21

申请号：DE102016105117

申请日：2016-03-18

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  MICHEL BENEDIKT

IPC: H01L21/60 ,  H01L33/62

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterchips (100) mit den Schritten: A) Bereitstellen einer Schichtenfolge (1) umfassend eine Metallschicht (11), eine Barriereschicht (12) und eine erste Schutzschicht (13), wobei die Metallschicht (11) Nickel umfasst, wobei die Barriereschicht (12) Titan, Platin, Palladium oder eine Kombination daraus umfasst und auf der Metallschicht (11) angeordnet ist, wobei die erste Schutzschicht (13) Gold, Zinn, Indium oder eine Kombination daraus umfasst und auf der Barriereschicht (12) angeordnet ist, B) Bereitstellen eines Befestigungselements (2), C) Fügen der Schichtenfolge (1) und des Befestigungselements (2) mittels eines thermischen Verfahrens, so dass die Schichtenfolge (1) und das Befestigungselement (2) miteinander verbunden werden und die Metalle der Schichten der Schichtenfolge (1) reagieren und zumindest eine Phase (3) bilden.

公开(公告)号：DE102018103431A1

公开(公告)日：2019-08-22

申请号：DE102018103431

申请日：2018-02-15

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： KATZ SIMEON ,  WENDT MATHIAS ,  HUPPMANN SOPHIA ,  ZENGER MARCUS ,  MÜLLER JENS

IPC: H01L21/28 ,  H01L21/58 ,  H01L21/30 ,  H01L25/075 ,  H01L33/38 ,  H01L33/62

Abstract: Es wird ein Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem ersten Bauteil (1) und einem zweiten Bauteil (2) angegeben, bei dem das erste Bauteil mit einer ersten freiliegenden Isolationsschicht (II) und das zweite Bauteil mit einer zweiten freiliegenden Isolationsschicht (21) bereitgestellt werden, wobei die Isolationsschichten jeweils zumindest eine Öffnung (1IC, 2IC) aufweisen. Die Bauteile werden derart zusammengeführt, dass sich die Öffnung (1IC) der ersten Isolationsschicht und die Öffnung (2IC) der zweiten Isolationsschicht in Draufsicht überlappen, wobei in mindestens einer der Öffnungen (1IC, 2IC) eine Au-Schicht (S1, S2) und eine Sn-Schicht (S1, S2) übereinander angeordnet sind. Die Au-Schicht und die Sn-Schicht werden zur Bildung einer AuSn-Legierung aufgeschmolzen, wobei die AuSn-Legierung nach einer Abkühlung eine Durchkontaktierung (12) bildet, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet. Des Weiteren wird ein Bauelement aus einem ersten Bauteil und einem zweiten Bauteil angegeben, wobei die Bauteile durch eine Durchkontaktierung aus einer AuSn-Legierung miteinander elektrisch leitend verbunden sind.

公开(公告)号：DE102017108422A1

公开(公告)日：2018-10-25

申请号：DE102017108422

申请日：2017-04-20

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  WEIMAR ANDREAS

IPC: H01L21/60 ,  H01L23/482 ,  H01L33/62

Abstract: Es wird ein Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen angegeben. Das Verfahren umfasst die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1), wobei die Lotmetall-Schichtenfolge (2) eine erste metallische Schicht (2a) umfassend Indium oder eine Indium-Zinn-Legierung umfasst,C) Bereitstellen eines Leiterrahmens (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3), wobei die Metallisierungs-Schichtenfolge (4) eine über dem Leiterrahmen (3) angeordnete vierte Schicht umfassend Indium und/oder Zinn und eine über der vierten Schicht (4a) angeordnete dritte Schicht (4c) umfassend Gold umfasst,E) Bildung einer intermetallische Zwischenschicht (6), die Gold und Indium, Gold und Zinn und/oder Gold, Zinn und Indium umfasst;G) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die intermetallische Zwischenschicht (6) auf den Leiterrahmen (3),H) Heizen der unter F) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3).

公开(公告)号：DE102017104276A1

公开(公告)日：2018-09-06

申请号：DE102017104276

申请日：2017-03-01

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS ,  MÜLLER KLAUS ,  TOMASINI LAURENT

IPC: H01L21/58 ,  H01L23/482 ,  H01L23/495

Abstract: Es wird ein Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Leiterrahmen (3) angegeben. Das Verfahren umfasst die VerfahrensschritteA) Bereitstellen eines Halbleiterchips (1),B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1),C) Bereitstellen eines Leiterrahmens (3),D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3),F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3),wobei die Lotmetall-Schichtenfolge (2)- eine erste metallische Schicht (2a) umfassend Indium oder eine Indium-Zinn-Legierung,- eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und- eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst.

公开(公告)号：DE102015120773A1

公开(公告)日：2017-06-01

申请号：DE102015120773

申请日：2015-11-30

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： WENDT MATHIAS

IPC: B23K35/24 ,  B23K1/20

Abstract: Die Erfindung betrifft ein Bauelement (100) aufweisend eine erste Komponente (1), eine zweite Komponente(2), ein Verbindungselement (3), das zwischen der ersten Komponente (1) und der zweiten Komponente (2) angeordnet ist, wobei das Verbindungselement (3) zumindest eine erste Phase (31) aufweist, wobei die erste Phase (31) Silber (Me5) und mindestens vier weitere Metalle (Me1, Me2, Me3, Me4) aufweist, wobei die Metalle voneinander verschieden sind und geeignet sind, bei einer Verarbeitungstemperatur von kleiner 200 °C zu reagieren, so dass ein thermomechanisch stabiles Verbindungselement (3) erzeugt ist.