-
公开(公告)号：KR20180020983A
公开(公告)日：2018-02-28
申请号：KR20177036773
申请日：2016-06-06
Applicant: QUALCOMM INC
Inventor： CHOU SHIH WEI , LEE CHULKYU , SEJPAL DHAVAL
IPC: H04L25/02 , G06F13/40 , H04B1/04 , H04B3/52 , H04L25/493
CPC classification number: H04B1/04 , G06F13/4072 , H04B3/52 , H04L25/0272 , H04L25/028 , H04L25/493
Abstract: 데이터송신, 특히전자기기내에서 2 개의디바이스들간의데이터송신을용이하게하는시스템, 방법들및 장치가설명되어있다. 송신라인들은송신라인들이달리구동되지않을때 N-페이즈극성인코딩된송신기에서선택적으로종단된다. 데이터는복수의와이어들상에송신되는심볼들의시퀀스에맵핑된다. 심볼들의시퀀스는 3 개의신호들에서인코딩된다. 복수의단자들중 제 1 단자는트랜지스터들이제 1 단자를제 1 및제 2 전압레벨들에커플링하기위해활성화되게하도록구동될수도있다. 제 1 단자는또한, 전용트랜지스터가제 1 단자를중간전압레벨에커플링하기위해활성화되게하도록구동될수도있다. 전용트랜지스터는 3 개의단자들중 제 2 단자를구동시키기위한전압레벨및 3 개의단자들중 제 3 단자를구동시키기위한전압레벨에기초하여활성화된다.
Abstract translation: 描述了促进数据传输的系统，方法和装置，特别是电子设备内的两个设备之间的数据传输。 当传输线否则将不被驱动时，传输线选择性地终止于N相极性编码发射机。 数据被映射到要在多条导线上传输的符号序列。 符号序列被编码为三个信号。 多个端子中的第一端子可以被驱动，使得晶体管被激活以将第一端子耦合到第一和第二电压电平。 第一端子可以进一步被驱动，使得专用晶体管被激活以将第一端子耦合到中间电压电平。 基于用于驱动三个端子中的第二端子的电压电平和用于驱动三个端子中的第三端子的电压电平来激活专用晶体管。
-
公开(公告)号：AU2017350752A1
公开(公告)日：2019-03-28
申请号：AU2017350752
申请日：2017-10-23
Applicant: QUALCOMM INC
Inventor： SEJPAL DHAVAL , CHOU SHIH-WEI , LEE CHULKYU , KWON OHJOON , WILEY GEORGE ALAN
Abstract: Apparatus, systems and methods for error detection in transmissions on a multi-wire interface are disclosed. One method includes providing a plurality of launch clock signals, including launch clock signals having a different phase shifts, determining a type of transition in signaling state that will occur on each wire of the 3-wire interface at a boundary between two consecutively transmitted symbols, and selecting one of the plurality of launch clock signals to initiate the transition of signaling state on each wire of the 3-phase interface. Selecting one of the plurality of launch clock signals may include selecting a first launch clock signal when the transition in signaling state terminates at an undriven state, and selecting a second launch clock signal when the transition in signaling state begins at an undriven state. An edge in the first launch clock signal may occur before a corresponding edge in the second launch clock signal.
-
公开(公告)号：BR112022002601A2
公开(公告)日：2022-05-03
申请号：BR112022002601
申请日：2020-08-05
Applicant: QUALCOMM INC
Inventor： LEE CHULKYU , SEJPAL DHAVAL , GEORGE ALAN WILEY
Abstract: arquitetura de controlador para transmissores de codificação de multifase e amplitude. alguns métodos, aparelhos e sistemas revelados permitem comunicação aprimorada em um link de comunicação multifásico através de técnicas e protocolo de codificação aprimorados. um aparelho de comunicação de dados possui vários controladores de linha configurados para acoplar o aparelho com um link de 3 fios, e um codificador de dados configurado para codificar pelo menos 3 bits de dados binários em cada transição entre dois símbolos que são consecutivamente transmitidos pelos vários controladores de linha através do link de 3 fios de modo que cada par de símbolos consecutivamente transmitidos compreenda dois símbolos diferentes. cada símbolo define estados de sinalização do link de 3 fios durante um intervalo de transmissão de símbolo associado de modo que cada fio do link de 3 fios está em um estado de sinalização diferente dos outros fios do link de 3 fios durante o intervalo de transmissão de símbolo associado. dados podem ser codificados utilizando uma combinação de trifásico e modulação de amplitude de pulso.
-
-
Search Results
3
records
(took 0.023 seconds)
