métodos e aparelhos para a geração eficiente de códigos de verificação de paridade de baixa densidade elevada (ldpc)

    公开(公告)号:BR112018073194A2

    公开(公告)日:2019-04-16

    申请号:BR112018073194

    申请日:2017-05-11

    Applicant: QUALCOMM INC

    Abstract: técnicas e aparelhos para a geração eficiente de uma verificação de paridade de baixa densidade elevada (ldpc) códigos para uma faixa de pontos de pontos e tendo bom desempenho. um método para comunicações sem fios por meio de um dispositivo de transmissão inclui geralmente a seleção de valores de elevação inteiros para um primeiro valor de tamanho de elevação z, selecionado dentre uma faixa de valores de tamanho de elevação, em que o valor de levantamento inteiro selecionado é maior do que um valor máximo de tamanho de elevação da faixa de valores de tamanho de elevação; determinar um ou mais valores de elevação inteiros para gerar pelo menos um segundo código de ldpc elevado tendo um segundo valor de tamanho de elevação com base em uma operação envolvendo o segundo valor de tamanho de elevação e o um ou mais valores de elevação inteiros selecionados para gerar o primeiro código de ldpc elevado; codificar um conjunto de bits de informação com base no segundo ldpc elevado para produzir uma palavra de código; e transmitir a palavra de código.

    MODULAÇÃO DE AMPLITUDE PROBABILÍSTICA E CODIFICAÇÃO DE CONTROLE ANTECIPADO DE ERRO

    公开(公告)号:BR112022012580A2

    公开(公告)日:2022-09-06

    申请号:BR112022012580

    申请日:2021-01-05

    Applicant: QUALCOMM INC

    Abstract: Métodos, dispositivos e sistemas para codificação de dados em comunicações não cabeadas. Algumas implementações referem-se mais especificamente a executar uma primeira operação de codificação em bits de dados de um bloco de código para modular as amplitudes dos símbolos resultantes de modo que as amplitudes possuam uma distribuição não uniforme. Em alguns aspectos, as probabilidades associadas às respectivas amplitudes geralmente aumentam com a diminuição da amplitude. Por exemplo, a distribuição não uniforme das amplitudes dos símbolos pode ser aproximadamente gaussiana. Em alguns aspectos, a primeira operação de codificação é ou inclui uma operação de codificação de prefixo com uma taxa de codificação efetiva maior do que 0,94, mas menor do que 1. A primeira operação de codificação é seguida por uma segunda operação de codificação que também adiciona redundância, mas não altera os bits de dados em si. Em alguns aspectos, a segunda operação de codificação é ou inclui uma operação de codificação de verificação de paridade de baixa densidade (LDPC) associada a uma taxa de codificação superior a 5 / 6.

    métodos e aparelho para descrever de modo compacto códigos de verificação de paridade de baixa densidade (ldpc) submetidos a lifting

    公开(公告)号:BR112018075015A2

    公开(公告)日:2019-03-19

    申请号:BR112018075015

    申请日:2017-06-14

    Applicant: QUALCOMM INC

    Abstract: determinados aspectos da presente revelação se referem, em geral, a técnicas para descrever de modo compacto os códigos de verificação de paridade de baixa densidade (ldpc) quase cíclicos submetidos a lifting. um método para comunicações sem fio por um dispositivo de transmissão inclui, em geral, selecionar um primeiro valor de tamanho de lifting z e um primeiro conjunto de valores de lifting para gerar um primeiro código de ldpc submetido a lifting (1302). o primeiro código de ldpc submetido a lifting é gerado aplicando-se o primeiro conjunto de valores de lifting para interconectar bordas em z cópias de uma matriz-base de verificação de paridade (pcm) para obter uma primeira pcm submetida a lifting que corresponde ao primeiro código de ldpc submetido a lifting (1304). o método inclui adicionalmente determinar um segundo conjunto de valores de lifting para gerar uma segunda pcm submetida a lifting que corresponde a um segundo código de ldpc submetido a lifting para um segundo valor de tamanho de lifting com base no primeiro conjunto de valores de lifting (1306), codificar um conjunto de bits de informações com base em pelo menos um dentre o primeiro código de ldpc submetido a lifting ou o segundo código de ldpc submetido a lifting para produzir uma palavra-código (1308) e transmitir a palavra-código (1310).

    segmentação de bloco de código baseada na taxa de código

    公开(公告)号:BR112019014724A2

    公开(公告)日:2020-03-10

    申请号:BR112019014724

    申请日:2018-01-18

    Applicant: QUALCOMM INC

    Abstract: certos aspectos da presente revelação referem-se aos métodos e equipamentos para otimizar a entrega de um bloco de transporte (tb) usando taxa de código e sobre a segmentação dependente de recursos aéreos em blocos de código para novo rádio (nr). para melhorar a confiabilidade, ou a repetição ou a redução da taxa de código pode ser executada. a redução da taxa de código exibe um ganho em relação à repetição, mas aumenta a complexidade da decodificação e, portanto, a latência de transmissão. portanto, para taxas baixas, sugere-se limitar o tamanho máximo do bloco de código e, correspondentemente, à quantidade máxima de informações a codificar, para evitar que o decodificador processe blocos de código longos. com base no método clássico de segmentação 3gpp lte, é construído um método que realiza a segmentação de blocos de transporte em blocos de código com base no número de recursos disponíveis para transmissão (também chamado recursos aéreos ova, com base nos quais o tamanho do bloco de transporte é calculado) e a taxa de código selecionada para transmissão.

    arquitetura de decodificador ldpc de alta capacidade de transmissão usando a tecnologia pipeline

    公开(公告)号:BR112019008746A2

    公开(公告)日:2019-07-09

    申请号:BR112019008746

    申请日:2017-09-23

    Applicant: QUALCOMM INC

    Abstract: certos aspectos da presente revelação geralmente referem-se aos métodos e aparelhos para decodificar códigos de verificação de paridade de baixa densidade (ldpc) e, mais particularmente, a uma arquitetura de decodificador de ldpc em camadas profundamente divididas para altas capacidades de processamento de decodificação que resolve problemas de consistência e conflito. aspectos da presente revelação apresentam técnicas para mitigar atrasos de pipeline, por exemplo, relaxando a dependência entre atualizar llrs de bit e computar mensagens de nó de verificação, de modo que para uma linha específica, o processamento de nó de verificação pode usar a última llr de bit disponível (por exemplo, llrs de bits desatualizados) em vez de esperar que as atualizações mais recentes (por exemplo, llrs de bits atualizados) ocorram. os conflitos de consistência de memória são evitados armazenando as últimas llrs de bits disponíveis em uma memória llr e atualizando as llrs de bit com a diferença entre as mensagens de nó de verificação antigas e novas. além disso, dividir logicamente a memória llr em bancos duplos permite que o decodificador leia ou grave em ambos os bancos de memória ao mesmo tempo, aumentando assim a largura de banda de leitura/gravação. vantajosamente, escolher a ordem de cálculo da matriz de verificação de paridade (pcm), ordenar as mensagens do nó de verificação e as atualizações de llr de bit na memória e/ou escolher um banco de memória para armazenar as mensagens do nó de verificação e atualizações de llr de bit baseadas, por exemplo, em dependências entre linhas na pcm alivia conflitos de memória/erros de consistência e reduz atrasos de processamento de pipeline.

    método de entrelaçamento para correção de erros de envio de alta produtividade

    公开(公告)号:BR112018011988A2

    公开(公告)日:2018-12-11

    申请号:BR112018011988

    申请日:2016-12-14

    Applicant: QUALCOMM INC

    Abstract: codificadores, decodificadores e métodos de codificação e descodificação de dados podem compreender receber símbolos de origem em uma primeira sequência, armazenar os símbolos de origem para uma primeira memória em uma segunda sequência, em que a primeira sequência é um primeiro entrelaçamento em relação à segunda sequência, determinar se a memória contém todos os símbolos de origem de uma palavra código, em que os símbolos de origem de uma palavra código são os símbolos usados para gerar símbolos de reparo para aquela palavra código, gerar símbolos de reparo para a palavra código, armazenar os símbolos de reparo para uma segunda memória em uma terceira sequência, entrelaçar os símbolos de reparo e dos símbolos de origem em um fluxo de saída como um fluxo de símbolos codificados, em que os símbolos de reparo aparecem no fluxo de saída em uma quarta sequência, em que a quarta sequência é um segundo entrelaçamento em relação à terceira sequência, e emitir o fluxo de símbolos codificados.

    códigos de verificação de erros de paridade de baixa densidade (ldpc) levantados em combinação com harq

    公开(公告)号:BR112018075014A2

    公开(公告)日:2019-03-19

    申请号:BR112018075014

    申请日:2017-06-14

    Applicant: QUALCOMM INC

    Abstract: determinados aspectos da presente revelação referem-se, em geral, a técnicas para perfuração dos códigos de verificação de paridade de baixa densidade (ldpc) estruturados. determinados aspectos da presente revelação se referem, de modo geral, a métodos e aparelhos para um código ldpc compacto, flexível e alto desempenho. determinados aspectos podem habilitar designs de código ldpc para suportar faixas grandes de taxas, comprimentos de bloco e granularidade, ao mesmo tempo em que têm capacidade para extensão de solicitação de repetição automática híbrida de redundância incremental fina (ir-harq) ao mesmo tempo em que mantem desempenho base satisfatório, um alto nível de paralelismo para entregar desempenho de alto rendimento e uma baixa complexidade de descrição.

    construções de código polar aumentadas por colocação estratégica de bits de crc

    公开(公告)号:BR112018074554A2

    公开(公告)日:2019-03-06

    申请号:BR112018074554

    申请日:2017-03-31

    Applicant: QUALCOMM INC

    Abstract: certos aspectos da presente divulgação referem-se a técnicas e aparelhos para melhorar a latência de decodificação e desempenho de códigos polares. um método exemplar inclui, geralmente, gerar uma palavra código através da codificação de bits de informação, utilizando uma interpretação multidimensional de um código polar de comprimento n, determinar, com base em um ou mais critérios, uma pluralidade de locais dentro da palavra código para inserir códigos de correção de erro gerando os códigos de correção de erro baseados em porções correspondentes dos bits de informação, inserir os códigos de correção de erro na pluralidade determinada de locais, e transmitir a palavra código. outros aspectos, modalidades e características também são reivindicados e descritos.

Patent Agency Ranking