公开(公告)号：BR112018009594A2

公开(公告)日：2018-11-06

申请号：BR112018009594

申请日：2016-08-23

Applicant: QUALCOMM INC

Inventor： ALEXANDROS MANOLAKOS ,  JING JIANG ,  JOSEPH BINAMIRA SORIAGA ,  KRISHNA KIRAN MUKKAVILLI ,  SE YONG PARK ,  SHRINIVAS KUDEKAR ,  THOMAS JOSEPH RICHARDSON ,  VINCENT LONCKE

IPC: H04L1/18 ,  H03M13/03 ,  H03M13/11 ,  H04L1/00

Abstract: a presente invenção se refere, em determinados aspectos, a métodos para perfuração de códigos de verificação de paridade de baixa densidade (ldpc) estruturados. é também fornecido um método para comunicações sem fio por nó sem fio. o método geralmente inclui a codificação de um conjunto de bits de informação com base em um código ldpc para produzir uma palavra código, o código ldpc definido por uma matriz com um primeiro número de nós variáveis e um segundo número de nós de verificação; perfuração da palavra código para produzir uma palavra código perfurada, em que a perfuração é realizada de acordo com um primeiro padrão de perfuração concebido para perfurar os bits correspondentes a um ou mais dos nós variáveis com um determinado grau de conectividade com os nós de verificação, e transmissão da palavra código perfurada.

公开(公告)号：MX2019008942A

公开(公告)日：2019-09-11

申请号：MX2019008942

申请日：2018-01-19

Applicant: QUALCOMM INC

Inventor： THOMAS RICHARDSON ,  JOSEPH BINAMIRA SORIAGA ,  SHRINIVAS KUDEKAR ,  GABI SARKIS ,  VINCENT LONCKE

IPC: H03M13/03 ,  H03M13/00 ,  H03M13/11

Abstract: Diversos aspectos de la presente divulgación se refieren codificación de comprobación de paridad de densidad (LDPC) que utiliza gráficos de base de LDPC. Dos o más gráficos de base de LDPC se puede mantener que están asociados con diferentes rangos de superposición de longitudes de bloque de información. Un gráfico de base de LDPC particular puede ser seleccionado para un bloque de información con base en la longitud de bloque de información del bloque de información. Las métricas adicionales que pueden ser consideradas al seleccionar el gráfico de base de LDPC pueden incluir la tasa de codificación utilizada para codificar el bloque de información y/o el tamaño de elevación aplicada a cada gráfico de base de LDPC para producir la longitud del bloque de información del bloque de información.

公开(公告)号：BR112019015528A2

公开(公告)日：2020-03-17

申请号：BR112019015528

申请日：2018-01-19

Applicant: QUALCOMM INC

Inventor： GABI SARKIS ,  JOSEPH BINAMIRA SORIAGA ,  SHRINIVAS KUDEKAR ,  THOMAS RICHARDSON ,  VINCENT LONCKE

IPC: H03M13/00 ,  H03M13/03 ,  H03M13/11

Abstract: aspectos da presente revelação referem-se à codificação de verificação de paridade de baixa densidade (ldpc) utilizando gráficos base ldpc. dois ou mais gráficos base ldpc podem ser mantidos, o quais estão associados com diferentes intervalos de comprimentos de blocos de informação sobrepostos. um gráfico base ldpc particular pode ser selecionado para um bloco de informação baseado no comprimento do bloco de informação do bloco de informação. métricas adicionais que podem ser consideradas quando selecionando o gráfico base ldpc podem incluir a taxa de código utilizada para codificar o bloco de informação e/ou o tamanho de elevação aplicado a cada gráfico base ldpc para produzir o comprimento de bloco de informação do bloco de informação.

公开(公告)号：BR112019014724A2

公开(公告)日：2020-03-10

申请号：BR112019014724

申请日：2018-01-18

Applicant: QUALCOMM INC

Inventor： JING JIANG ,  JOSEPH BINAMIRA SORIAGA ,  RENQIU WANG ,  THOMAS JOSEPH RICHARDSON ,  VINCENT LONCKE

IPC: H04L1/00 ,  H03M13/05

Abstract: certos aspectos da presente revelação referem-se aos métodos e equipamentos para otimizar a entrega de um bloco de transporte (tb) usando taxa de código e sobre a segmentação dependente de recursos aéreos em blocos de código para novo rádio (nr). para melhorar a confiabilidade, ou a repetição ou a redução da taxa de código pode ser executada. a redução da taxa de código exibe um ganho em relação à repetição, mas aumenta a complexidade da decodificação e, portanto, a latência de transmissão. portanto, para taxas baixas, sugere-se limitar o tamanho máximo do bloco de código e, correspondentemente, à quantidade máxima de informações a codificar, para evitar que o decodificador processe blocos de código longos. com base no método clássico de segmentação 3gpp lte, é construído um método que realiza a segmentação de blocos de transporte em blocos de código com base no número de recursos disponíveis para transmissão (também chamado recursos aéreos ova, com base nos quais o tamanho do bloco de transporte é calculado) e a taxa de código selecionada para transmissão.

公开(公告)号：BR112019008746A2

公开(公告)日：2019-07-09

申请号：BR112019008746

申请日：2017-09-23

Applicant: QUALCOMM INC

Inventor： GIRISH VARATKAR ,  THOMAS JOSEPH RICHARDSON ,  VINCENT LONCKE ,  YI CAO

IPC: H03M13/11

Abstract: certos aspectos da presente revelação geralmente referem-se aos métodos e aparelhos para decodificar códigos de verificação de paridade de baixa densidade (ldpc) e, mais particularmente, a uma arquitetura de decodificador de ldpc em camadas profundamente divididas para altas capacidades de processamento de decodificação que resolve problemas de consistência e conflito. aspectos da presente revelação apresentam técnicas para mitigar atrasos de pipeline, por exemplo, relaxando a dependência entre atualizar llrs de bit e computar mensagens de nó de verificação, de modo que para uma linha específica, o processamento de nó de verificação pode usar a última llr de bit disponível (por exemplo, llrs de bits desatualizados) em vez de esperar que as atualizações mais recentes (por exemplo, llrs de bits atualizados) ocorram. os conflitos de consistência de memória são evitados armazenando as últimas llrs de bits disponíveis em uma memória llr e atualizando as llrs de bit com a diferença entre as mensagens de nó de verificação antigas e novas. além disso, dividir logicamente a memória llr em bancos duplos permite que o decodificador leia ou grave em ambos os bancos de memória ao mesmo tempo, aumentando assim a largura de banda de leitura/gravação. vantajosamente, escolher a ordem de cálculo da matriz de verificação de paridade (pcm), ordenar as mensagens do nó de verificação e as atualizações de llr de bit na memória e/ou escolher um banco de memória para armazenar as mensagens do nó de verificação e atualizações de llr de bit baseadas, por exemplo, em dependências entre linhas na pcm alivia conflitos de memória/erros de consistência e reduz atrasos de processamento de pipeline.