公开(公告)号：ES2814350T3

公开(公告)日：2021-03-26

申请号：ES12806731

申请日：2012-11-01

Applicant: QUALCOMM INC

Inventor： POPOVICH MIKHAIL ,  PAN YUAN-CHENG CHRISTOPHER ,  ANDREEV BORIS ,  ZHANG JUNMOU ,  JALILIZEINALI REZA

IPC: H01L27/02 ,  H02H9/04 ,  H03K19/003

Abstract: Un procedimiento de fabricación de un circuito, que comprende: formar un interruptor de alimentación (504) que comprenda múltiples etapas conectadas en paralelo, conectar el interruptor de alimentación (504) entre una tensión de alimentación externa (Vdd_ex) y una tensión de alimentación interna (Vdd_in) y operable para encenderse en respuesta a un par de señales de activación (en_rest, en_few), las señales de activación independientes de un evento de descarga electrostática (ESD) e independientes de una tensión de carril de fuente de alimentación externa, en el que cada etapa de las etapas múltiples está formada por un transistor de PMOS, en el que se controla al menos una primera etapa mediante una primera señal de activación (en_few) y al menos una segunda etapa está controlada por una segunda señal de activación (en_rest), y las señales de activación se aplican directamente a la puerta del transistor de PMOS de las respectivas primera y segunda etapas, comprendiendo el interruptor de alimentación (504) además al menos una tercera etapa (508) de las etapas múltiples; formar medios para la protección contra ESD (512) que comprendan una abrazadera de RC (502), la al menos una tercera etapa (508) y un circuito de protección contra ESD, comprendiendo la abrazadera de RC una resistencia conectada en serie a un condensador y un diodo de ESD (506), un ánodo del cual está acoplado a la tensión de alimentación interna y un cátodo del cual está acoplado a la tensión de alimentación externa, teniendo la resistencia un terminal conectado a la tensión de alimentación externa (Vdd_ex), teniendo el condensador un terminal conectado al tensión de alimentación interna (Vdd_in); en el que el circuito de protección contra ESD consiste en: una puerta de NAND que tiene una primera entrada que recibe la segunda señal de activación (en_rest), una segunda entrada conectada al nodo común (510) de la resistencia y el condensador, y una salida que produce una señal intermedia; y un inversor que recibe la señal intermedia y produce una señal de salida proporcionada a la puerta del transistor de PMOS de al menos una tercera etapa.

公开(公告)号：ES2808343T3

公开(公告)日：2021-02-26

申请号：ES17809083

申请日：2017-11-01

Applicant: QUALCOMM INC

Inventor： ZHONG GUOAN ,  ZHANG JUNMOU ,  CHEN NAN

IPC: G06F1/3206 ,  G01R19/252 ,  G06F1/3234 ,  G06F1/324 ,  H03K19/00

Abstract: Un aparato (300, 400, 600), que comprende: un primer circuito (322-J1); un segundo circuito (322-J2); un circuito de conmutación de potencia ("power gating") (310-J) configurado para generar una primera corriente de carga (ILJ1) a través del primer circuito (322-J1) y una segunda corriente de carga (ILJ2) a través del segundo circuito (322-J2); el aparato se caracteriza por un sensor de corriente configurado para generar una primera señal relacionada con la primera corriente de carga y la segunda corriente de carga, en el que el sensor de corriente incluye un primer oscilador en anillo (335-J) que comprende: un primer conjunto de uno o más inversores (IJ21) acoplados a un primer nodo (VD1) entre el circuito de conmutación de potencia (310-J) y el primer circuito (322-J1) y un primer carril de voltaje (VSS, VDDJ), respectivamente, y un segundo conjunto de uno o más inversores (IJ22) acoplados a un segundo nodo (VD2) entre el circuito de conmutación de potencia (310-J) y el segundo circuito (322-J2) y el primer carril de voltaje (VSS, VDDJ), respectivamente.

公开(公告)号：IN2460CHN2014A

公开(公告)日：2015-08-07

申请号：IN2460CHN2014

申请日：2014-04-01

Applicant: QUALCOMM INC

Inventor： POPOVICH MIKHAIL ,  PAN YUAN CHENG CHRISTOPHER ,  ANDREEV BORIS ,  ZHANG JUNMOU ,  JALILIZEINALI REZA

IPC: H01L27/02 ,  H02H9/04 ,  H03K19/003

Abstract: A block power switch may be embedded with electrostatic discharge (ESD) protection circuitry. A transistor portion of the block power switch may be allocated to act as part of ESD protection circuitry and may be combined with an RC clamp to provide ESD protection. Adaptive body biasing (ABB) may be applied to the block power switch to reduce on chip area and decrease leakage current of the block power switch.

公开(公告)号：ES2459952T3

公开(公告)日：2014-05-13

申请号：ES11719121

申请日：2011-04-27

Applicant: QUALCOMM INC

Inventor： ZHANG JUNMOU ,  CHUA-EOAN LEW G

IPC: G05F1/575

Abstract: Un regulador (200) de tensión de baja caída, LDO, sin condensador, que comprende: un primer medio (202) amplificador para amplificar una diferencia entre una tensión de referencia (Vref) y una tensión LDO regulada; y una salida de un medio (206) amplificador Miller acoplada a una salida del primer medio (202) amplificador, en el que el medio (206) amplificador Miller está configurado para amplificar una capacitancia Miller formada en un nodo de entrada del medio (206) amplificador Miller.

公开(公告)号：WO2011139739A3

公开(公告)日：2011-12-29

申请号：PCT/US2011034067

申请日：2011-04-27

Applicant: QUALCOMM INC ,  ZHANG JUNMOU ,  CHUA-EOAN LEW G

Inventor： ZHANG JUNMOU ,  CHUA-EOAN LEW G

IPC: G05F1/575

CPC classification number: G05F1/575

Abstract: Systems and method for a capacitor-less Low Dropout (LDO) voltage regulator. An error amplifier is configured to amplify a differential between a reference voltage and a regulated LDO voltage. Without including an external capacitor in the LDO voltage regulator, a Miller amplifier is coupled to an output of the error amplifier, wherein the Miller amplifier is configured to amplify a Miller capacitance formed at an input node of the Miller amplifier. A capacitor coupled to the output of the error amplifier creates a positive feedback loop for decreasing a quality factor (Q), such that system stability is improved.

Abstract translation: 无电容低压差（LDO）稳压器的系统和方法。 误差放大器被配置为放大参考电压和经调节的LDO电压之间的差分。 在LDO电压调节器中不包括外部电容器的情况下，米勒放大器耦合到误差放大器的输出，其中米勒放大器被配置为放大在米勒放大器的输入节点处形成的米勒电容。 耦合到误差放大器输出的电容器产生用于降低品质因数（Q）的正反馈回路，从而改善系统稳定性。

公开(公告)号：WO2011119936A3

公开(公告)日：2012-07-19

申请号：PCT/US2011029965

申请日：2011-03-25

Applicant: QUALCOMM INC ,  ZHANG JUNMOU ,  CHUA-EOAN LEW G

Inventor： ZHANG JUNMOU ,  CHUA-EOAN LEW G

IPC: G05F3/30 ,  G01K7/01

CPC classification number: G01K7/01 ,  G01K2215/00 ,  G05F3/30

Abstract: A bandgap sensor which measures temperatures within an integrated circuit is presented. The sensor may include a first transistor having an emitter node coupled in series to a first resistor and a first current source, wherein a PTAT current flows through the first resistor, and a second transistor having a base node coupled to a base node of the first transistor, and a collector node coupled to a collector node of the first transistor, further wherein the first and second transistors are diode connected. The sensor may further include a first operational amplifier providing negative feedback to the first current source, wherein the negative feedback is related to a difference in the base-emitter voltages of the first and second transistors, and a second operational amplifier which couples the base-emitter voltage of the second transistor across a second resistor, wherein a CTAT current flows through the second resistor.

Abstract translation: 提出了一种测量集成电路内温度的带隙传感器。 传感器可以包括具有与第一电阻器和第一电流源串联耦合的发射极节点的第一晶体管，其中PTAT电流流过第一电阻器，以及第二晶体管，具有耦合到第一电阻器的基极节点的基极节点 晶体管和耦合到第一晶体管的集电极节点的集电极节点，其中第一和第二晶体管是二极管连接的。 传感器还可以包括向第一电流源提供负反馈的第一运算放大器，其中所述负反馈与所述第一和第二晶体管的基极 - 发射极电压的差异相关;以及第二运算放大器， 跨越第二电阻器的第二晶体管的发射极电压，其中CTAT电流流过第二电阻器。

公开(公告)号：WO2016140723A3

公开(公告)日：2016-10-27

申请号：PCT/US2015065627

申请日：2015-12-14

Applicant: QUALCOMM INC

Inventor： CHEN NAN ,  ZHANG JUNMOU ,  CHEN MIN

IPC: G06F7/58

CPC classification number: G11C11/417 ,  G06F7/588 ,  G11C7/1006

Abstract: One feature pertains to a true random number generator that utilizes the settling time of a bit cell as an entropy source to generate random digital output values. The bit cell may be a static random access memory bit cell. The bit cell's settling time may be converted into a digital output using an analog to digital converter. A plurality of bit cells may serially couple to one another in a ring formation. The bit cell ring can then be enabled such that each bit cell of the plurality of bit cells achieves a settling value that activates the subsequent bit cell in the ring causing it to in turn reach a settling value, and so on. An output node of one of the bit cells in the ring can then be sampled using a flip-flop to generate a continuous stream of random bits.

Abstract translation: 一个特征涉及真正的随机数发生器，其利用位单元的建立时间作为熵源来产生随机数字输出值。 位单元可以是静态随机存取存储器位单元。 位单元的建立时间可以使用模数转换器转换为数字输出。 多个位单元可以以环形形式彼此串联耦合。 然后可以启用位单元环，使得多个位单元中的每个位单元实现稳定值，该稳定值激活环中的后续位单元，从而使其依次达到稳定值，等等。 然后可以使用触发器对环中位单元之一的输出节点进行采样以生成连续的随机位流。