中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

11 records (took 0.02 seconds)

    СХЕМНОЕ УСТРОЙСТВО И СПОСОБ ИЗМЕРЕНИЯ ДРОЖАНИЯ ТАКТОВОГО СИГНАЛА
    1.
    发明专利
    СХЕМНОЕ УСТРОЙСТВО И СПОСОБ ИЗМЕРЕНИЯ ДРОЖАНИЯ ТАКТОВОГО СИГНАЛА 未知

    公开(公告)号：RU2451391C2

    公开(公告)日：2012-05-20

    申请号：RU2010108218

    申请日：2008-08-08

    Applicant: QUALCOMM INC

    Inventor： SEN-LORAN MARTIN ,  ANDREEV BORIS ,  BASSETT POL

    IPC: H03L7/06

    Abstract: Изобретениеотноситсяк устройствами способамизмерениядрожаниятактовогосигнала. Ввариантеосуществленияраскрытспособ, которыйвключаетв себяприемтактовогосигналав цепизадержкисхемногоустройстваи определениезначениятактовогосигналав выбраннойточкев цепизадержки. Способтакжевключаетв себярегулированиевыбраннойточки, когдазначениенеуказываетобнаружениефронтатактовогосигнала. Техническийрезультат - обеспечениеточностисинхронизациитактовогосигнала. 4 н. и 26 з.п. ф-лы, 8 ил.

    Interruptor de alimentación de bloque con protección integrada contra descargas electrostáticas (esd) y polarización adaptativa del cuerpo
    2.
    发明专利
    Interruptor de alimentación de bloque con protección integrada contra descargas electrostáticas (esd) y polarización adaptativa del cuerpo 未知

    公开(公告)号：ES2814350T3

    公开(公告)日：2021-03-26

    申请号：ES12806731

    申请日：2012-11-01

    Applicant: QUALCOMM INC

    Inventor： POPOVICH MIKHAIL ,  PAN YUAN-CHENG CHRISTOPHER ,  ANDREEV BORIS ,  ZHANG JUNMOU ,  JALILIZEINALI REZA

    IPC: H01L27/02 ,  H02H9/04 ,  H03K19/003

    Abstract: Un procedimiento de fabricación de un circuito, que comprende: formar un interruptor de alimentación (504) que comprenda múltiples etapas conectadas en paralelo, conectar el interruptor de alimentación (504) entre una tensión de alimentación externa (Vdd_ex) y una tensión de alimentación interna (Vdd_in) y operable para encenderse en respuesta a un par de señales de activación (en_rest, en_few), las señales de activación independientes de un evento de descarga electrostática (ESD) e independientes de una tensión de carril de fuente de alimentación externa, en el que cada etapa de las etapas múltiples está formada por un transistor de PMOS, en el que se controla al menos una primera etapa mediante una primera señal de activación (en_few) y al menos una segunda etapa está controlada por una segunda señal de activación (en_rest), y las señales de activación se aplican directamente a la puerta del transistor de PMOS de las respectivas primera y segunda etapas, comprendiendo el interruptor de alimentación (504) además al menos una tercera etapa (508) de las etapas múltiples; formar medios para la protección contra ESD (512) que comprendan una abrazadera de RC (502), la al menos una tercera etapa (508) y un circuito de protección contra ESD, comprendiendo la abrazadera de RC una resistencia conectada en serie a un condensador y un diodo de ESD (506), un ánodo del cual está acoplado a la tensión de alimentación interna y un cátodo del cual está acoplado a la tensión de alimentación externa, teniendo la resistencia un terminal conectado a la tensión de alimentación externa (Vdd_ex), teniendo el condensador un terminal conectado al tensión de alimentación interna (Vdd_in); en el que el circuito de protección contra ESD consiste en: una puerta de NAND que tiene una primera entrada que recibe la segunda señal de activación (en_rest), una segunda entrada conectada al nodo común (510) de la resistencia y el condensador, y una salida que produce una señal intermedia; y un inversor que recibe la señal intermedia y produce una señal de salida proporcionada a la puerta del transistor de PMOS de al menos una tercera etapa.

    3.
    发明专利
    未知

    公开(公告)号：BRPI0815032A2

    公开(公告)日：2015-03-10

    申请号：BRPI0815032

    申请日：2008-08-08

    Applicant: QUALCOMM INC

    Inventor： SAINT-LAURENT MARTIN ,  ANDREEV BORIS ,  BASSETT PAUL

    IPC: H03M1/50

    Abstract: In an embodiment, a method is disclosed that includes receiving a clock signal at a delay chain of a circuit device and determining a value of the clock signal at a selected point within the delay chain. The method also includes adjusting the selected point when the value does not indicate detection of an edge of the clock signal.

    4.
    发明专利
    未知

    公开(公告)号：AT506754T

    公开(公告)日：2011-05-15

    申请号：AT08005117

    申请日：2008-03-19

    Applicant: QUALCOMM INC

    Inventor： SAINT-LAURENT MARTIN ,  ANDREEV BORIS ,  BASSETT PAUL

    IPC: H03M1/50 ,  G01R29/02 ,  G01R29/26 ,  G01R31/317 ,  H03L7/00

    Abstract: In an embodiment, a method is disclosed that includes receiving a clock signal at a delay chain of a circuit device and determining a value of the clock signal at a selected point within the delay chain. The method also includes adjusting the selected point when the value does not indicate detection of an edge of the clock signal.

    DISPOSITIVO DE CIRCUITO Y PROCEDIMIENTO PARA MEDIR LA FLUCTUACION DE RELOJ.
    6.
    发明专利
    DISPOSITIVO DE CIRCUITO Y PROCEDIMIENTO PARA MEDIR LA FLUCTUACION DE RELOJ. 未知

    公开(公告)号：ES2365438T3

    公开(公告)日：2011-10-05

    申请号：ES08005117

    申请日：2008-03-19

    Applicant: QUALCOMM INC

    Inventor： SAINT-LAURENT MARTIN ,  ANDREEV BORIS ,  BASSETT PAUL

    IPC: H03M1/50 ,  G01R29/02 ,  G01R29/26 ,  G01R31/317 ,  H03L7/00

    Abstract: Un procedimiento para detectar una parte deseada de una señal de reloj (102) para determinar una fluctuación de reloj, que comprende: recibir (602) la señal de reloj (102) en una cadena de retardos (206) de un dispositivo de circuito; seleccionar un punto de muestreo dentro de la cadena de retardos (206); muestrear (604) la señal de reloj (102) en el punto de muestreo seleccionado; determinar (606) un valor de la señal de reloj (102) en el punto de muestreo seleccionado en la cadena de retardos (206), en el que el valor de la señal de reloj representa un nivel de la señal de reloj en el punto de muestreo seleccionado; y comparar (608) el valor de la señal de reloj (102) en el punto de muestreo seleccionado para determinar si el valor de la señal de reloj indica la parte deseada; si el valor no indica la parte deseada de la señal de reloj (102), ajustar el punto de muestreo seleccionado hasta que el valor indique la parte deseada.

    Sistema y procedimiento de control de distribución de energía de un circuito integrado
    7.
    发明专利
    Sistema y procedimiento de control de distribución de energía de un circuito integrado 未知

    公开(公告)号：ES2810015T3

    公开(公告)日：2021-03-08

    申请号：ES07761131

    申请日：2007-04-23

    Applicant: QUALCOMM INC

    Inventor： CHUA-EOAN LEW G ,  ANDREEV BORIS ,  RIDDLE CHRISTOPHER ,  SHI CHUNLEI ,  JUNG SEONG-OOK ,  TOMS THOMAS R ,  GAGNE JUSTIN JOSEPH ROSEN

    IPC: H02M3/158 ,  H02M1/00 ,  H03K19/00

    Abstract: Un circuito integrado de administración de energía (102) que comprende: un primer pin (116) para suministrar energía a un primer dominio de energía (106) de un dispositivo de circuito integrado (104); un segundo pin (118) para suministrar energía a un segundo dominio de energía (108) del dispositivo de circuito integrado (104); un regulador de conmutación (110) acoplado al primer pin (116) para proporcionar una primera fuente de alimentación regulada al primer dominio de energía (106) y acoplado al segundo pin (118) para proporcionar una segunda fuente de alimentación regulada al segundo dominio de energía (108); una lógica (112) que comprende un controlador principal (210) acoplado al primer pin (116) y al segundo pin (118) para mantener el flujo de corriente al primer pin (116) mientras se reduce selectivamente el flujo de corriente al segundo pin (118)) durante un evento de baja potencia; un primer transistor (212) que incluye un primer terminal (232) conectado al primer pin (116), un terminal de control (234) acoplado al controlador principal (210) y un segundo terminal (236) conectado al segundo pin (118); un segundo transistor (302) dispuesto en paralelo con el primer transistor (212) que incluye un primer terminal (304) conectado al primer pin (116), un terminal de control (306) acoplado al terminal de control (234) del primer transistor (212), y un segundo terminal (306) conectado al segundo pin (118); y en donde el controlador principal (210) desactiva selectivamente el primer transistor (212) y el segundo transistor (302) para cortar el flujo de corriente al segundo pin (118) durante el evento de baja potencia.

Patent Agency Ranking