公开(公告)号：EP4449482A1

公开(公告)日：2024-10-23

申请号：EP22817285.4

申请日：2022-11-16

Applicant: SOITEC ,  Soitec Belgium

Inventor： VEYTIZOU, Christelle ,  RADU, Ionut ,  DERLUYN, Joff ,  DEGROOTE, Stefan

IPC: H01L21/322 ,  H01L29/10 ,  H01L21/762 ,  H01L29/778 ,  H01L21/28 ,  H01L29/20 ,  H01L29/51 ,  H01L21/20

公开(公告)号：WO2023057700A1

公开(公告)日：2023-04-13

申请号：PCT/FR2022/051774

申请日：2022-09-21

Applicant: SOITEC

Inventor： BIARD, Hugo ,  RADU, Ionut ,  ALLIBERT, Frédéric

IPC: H01L21/18 ,  H01L21/02 ,  H01L21/762 ,  H01L21/187

Abstract: L'invention concerne un procédé de fabrication d'une structure composite comprenant une couche mince en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant : a) une étape de fourniture d'un substrat initial en carbure de silicium monocristallin, présentant une face avant et une face arrière, et d'un substrat support en carbure de silicium poly- cristallin présentant une face avant et une face arrière, b) une étape de porosification appliquée au substrat initial, pour former une couche poreuse au moins du côté de la face avant du substrat initial, c) une étape de formation d'une couche superficielle en carbure de silicium amorphe, sur la face avant du substrat support et/ou sur la couche poreuse, d) une étape d'assemblage du substrat initial et du substrat support au niveau de leurs faces avant respectives, menant à l'obtention d'une première structure intermédiaire, e) une étape de traitement thermique appliqué à la première structure intermédiaire, à une température supérieure à 900°C, pour cristalliser la couche superficielle, au moins en partie sous forme de carbure de silicium monocristallin, à partir d'une interface de contact avec la couche poreuse, pour former la couche mince, l'étape e) menant à l'obtention d'une deuxième structure intermédiaire, f) une étape de séparation dans la couche poreuse de la deuxième structure intermédiaire, pour obtenir d'une part la structure composite et d'autre part le reste du substrat initial.

公开(公告)号：WO2017068270A1

公开(公告)日：2017-04-27

申请号：PCT/FR2016/052675

申请日：2016-10-17

Applicant: SOITEC

Inventor： GUENARD, Pascal ,  RADU, Ionut ,  LANDRU, Didier ,  DESBONNETS, Eric

IPC: H01L41/08 ,  H01L41/312 ,  H03H9/02

CPC classification number: H01L41/312 ,  H01L41/0805 ,  H03H9/02102 ,  H03H9/02574

Abstract: L'invention concerne une structure composite (9) pour dispositif à ondes acoustiques comprenant une hétéro-structure (5) incluant : une couche utile (2) de matériau piézoélectrique, présentant une première et une seconde face, la première face étant disposée au niveau d'une première interface de collage sur un substrat support (1) présentant un coefficient de dilatation thermique inférieur à celui de la couche utile (2), la structure composite (9) étant caractérisée en ce qu'elle comprend une couche fonctionnelle (6) dont toute une surface est disposée au niveau d'une seconde interface de collage sur la seconde face de la couche utile (2) et présentant un coefficient de dilatation thermique inférieur à celui de la couche utile (2 ). L'invention concerne également un procédé de fabrication d'une structure composite (9).

Abstract translation:

本发明涉及一种用于设备＆agrave的复合结构（9）; 包括ħéT E RO-结构（5）包括声波器件：一个有用的层（2）垫é廖内PIéZOé电，PRé感觉Premi＆egrave;再和一个第二侧，所述Premi＆egrave;再面Dé ;在Premi＆egrave如此设置éé;再在支撑基板上键合界面（1）PRé感觉热膨胀低E的系数;笑＆agrave; 该有用的层（2），该复合结构（9）é作为字符éRISéE在于其包括一个功能层（6），其整个表面上的第二接口被布置éê 在有用层的第二侧接合（2）和Pré感觉热膨胀低E的系数;笑＆agrave; 该有用层（2）。 本发明还涉及一种方法 制造复合结构（9）。

公开(公告)号：WO2016062674A1

公开(公告)日：2016-04-28

申请号：PCT/EP2015/074181

申请日：2015-10-19

Applicant: SOITEC

Inventor： RADU, Ionut ,  KONONCHUK, Oleg ,  MAZURE, Carlos ,  DELPRAT, Daniel

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: A substrate (1) for producing transistors having fully depleted channels, with the substrate comprising the following stacking: - a support (6) comprising contaminant species liable to diffuse; - a barrier layer for encapsulating (5) the support and able to prevent the diffusion of the contaminant species; - an intermediate layer (4) made of a polycrystalline or amorphous semiconductor material on the encapsulation barrier layer (5); - an electrically insulating layer (3) having a thickness ranging from 2 to 50 nanometers on the intermediate layer ( 4 ); - a semiconductive upper layer (2) having a thickness ranging from 2 to 50 nanometers on the electrically insulating layer (3) and free of contaminant species.

Abstract translation: 一种用于制造具有完全耗尽通道的晶体管的衬底（1），其中衬底包括以下堆叠： - 包含易于扩散的污染物质的支撑体（6） - 阻挡层，用于封装（5）载体并能够防止污染物质的扩散; - 在所述封装阻挡层（5）上由多晶或非晶半导体材料制成的中间层（4）; - 在中间层（4）上具有2至50纳米厚度的电绝缘层（3）; - 在电绝缘层（3）上具有2至50纳米厚度且不含污染物质的半导体上层（2）。

公开(公告)号：WO2013121260A1

公开(公告)日：2013-08-22

申请号：PCT/IB2013/000128

申请日：2013-01-28

Applicant: SOITEC

Inventor： GAUDIN, Gweltaz ,  KONONCHUK, Oleg ,  RADU, Ionut

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  B32B7/04 ,  B32B9/04 ,  B32B2457/14 ,  Y10T428/24802

Abstract: This method comprises steps consisting in providing a support substrate (2) and a donor substrate (3), forming an embrittlement region (4) in the donor substrate (3) so as to delimit a first portion (30) and a second portion (31) on either side of the embrittlement region (4), assembling the donor substrate (3) on the support substrate (2), fracturing the donor substrate (3) along the embrittlement region (4), and is noteworthy in that it comprises a step consisting in forming a compressive stress layer (5) in the donor substrate (3) so as to delimit a so-called confinement region (50) interposed between the compressive stress layer (5) and the embrittlement region ( 4 ).

Abstract translation: 该方法包括提供支撑衬底（2）和施主衬底（3）的步骤，在施主衬底（3）中形成脆化区域（4），以限定第一部分（30）和第二部分 31），在所述脆化区域（4）的任一侧上，将所述供体基板（3）组装在所述支撑基板（2）上，沿着所述脆化区域（4）破坏所述供体基板（3），并且值得注意的是其包括 所述步骤包括在供体衬底（3）中形成压应力层（5），以限定介于压应力层（5）和脆化区域（4）之间的所谓约束区域（50）。

公开(公告)号：WO2013045985A1

公开(公告)日：2013-04-04

申请号：PCT/IB2012/001578

申请日：2012-08-13

Applicant: SOITEC ,  SADAKA, Mariam ,  RADU, Ionut

Inventor： SADAKA, Mariam ,  RADU, Ionut

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L27/0688

Abstract: Methods of transferring a layer of semiconductor material from a first donor structure to a second structure include forming a generally planar weakened zone within the first donor structure defined by implanted ions therein. At least one of a concentration of the implanted ions and an elemental composition of the implanted ions may be formed to vary laterally across the generally planar weakened zone. The first donor structure may be bonded to a second structure, and the first donor structure may be fractured along the generally planar weakened zone, leaving the layer of semiconductor material bonded to the second structure. Semiconductor devices may be fabricated by forming active device structures on the transferred layer of semiconductor material. Semiconductor structures are fabricated using the described methods.

Abstract translation: 将半导体材料层从第一施主结构转移到第二结构的方法包括在由其中的注入离子限定的第一施主结构内形成大致平坦的弱化区。 注入离子的浓度和注入离子的元素组成中的至少一种可以形成为跨越大致平坦的弱化区横向变化。 第一施主结构可以结合到第二结构，并且第一施主结构可以沿着大致平坦的弱化区断裂，留下半导体材料层与第二结构结合。 可以通过在半导体材料的转移层上形成有源器件结构来制造半导体器件。 使用所述方法制造半导体结构。

公开(公告)号：WO2012130730A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/055119

申请日：2012-03-22

Applicant: SOITEC ,  SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier

Inventor： SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L2224/0312 ,  H01L2224/03466 ,  H01L2224/0381 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/03901 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/05147 ,  H01L2224/05551 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05562 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/05647 ,  H01L2224/0805 ,  H01L2224/0807 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/08501 ,  H01L2224/0903 ,  H01L2224/80048 ,  H01L2224/80097 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/8583 ,  H01L2224/85897 ,  H01L2224/85898 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/01015 ,  H01L2924/01014 ,  H01L2924/01007 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: Methods of bonding together semiconductor structures include annealing metal of a feature on a semiconductor structure prior to directly bonding the feature to a metal feature of another semiconductor structure to form a bonded metal structure, and annealing the bonded metal structure after the bonding process. The thermal budget of the first annealing process may be at least as high as a thermal budget of a later annealing process. Additional methods involve forming a void in a metal feature, and annealing the metal feature to expand the metal of the feature into the void. Bonded semiconductor structures and intermediate structures are formed using such methods.

Abstract translation: 将半导体结构结合在一起的方法包括在将特征直接接合到另一半导体结构的金属特征之前的半导体结构上的特征的退火金属，以形成接合的金属结构，以及在接合工艺之后使接合的金属结构退火。 第一退火工艺的热预算可以至少等于后续退火工艺的热预算。 附加的方法包括在金属特征中形成空隙，并退火金属特征以将特征的金属扩展到空隙中。 使用这种方法形成结合的半导体结构和中间结构。

公开(公告)号：WO2022189732A1

公开(公告)日：2022-09-15

申请号：PCT/FR2022/050379

申请日：2022-03-03

Applicant: SOITEC

Inventor： GAUDIN, Gweltaz ,  MALEVILLE, Christophe ,  RADU, Ionut ,  BIARD, Hugo

IPC: H01L21/762 ,  H01L21/683 ,  H01L21/02

Abstract: L'invention concerne un procédé de fabrication d'une structure semi-conductrice, comprenant : a) une étape de fourniture d'un substrat temporaire en graphite présentant une taille de grain comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C; b) une étape de dépôt, sur une face avant du substrat temporaire, d'une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, c) une étape de transfert d'une couche utile en carbure de silicium monocristallin sur la couche support, directement ou via une couche intermédiaire, pour former une structure composite, ledit transfert mettant en œuvre un collage par adhésion moléculaire, d) une étape de formation d'une couche active sur la couche utile, e) une étape de retrait du substrat temporaire pour former la structure semi-conductrice, ladite structure incluant la couche active, la couche utile et la couche support. L'invention concerne également la structure composite obtenue à une étape intermédiaire du procédé de fabrication.

公开(公告)号：WO2022129726A1

公开(公告)日：2022-06-23

申请号：PCT/FR2021/052124

申请日：2021-11-29

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  SOITEC

Inventor： GAUDIN, Gweltaz ,  RADU, Ionut ,  FOURNEL, Franck ,  WIDIEZ, Julie ,  LANDRU, Didier

IPC: H01L21/18 ,  H01L21/02 ,  H01L21/322

Abstract: L'invention concerne un procédé de fabrication d'une structure semi-conductrice comprenant les étapes suivantes : a) la fourniture d'une couche utile en un matériau semi- conducteur, b) la fourniture d'un substrat support en un matériau semi- conducteur, c) le dépôt d'un film composé d'un matériau semi-conducteur différent de celui ou ceux de la couche utile et du substrat support, présentant une épaisseur inférieure à 50 nm, sur la face libre à assembler de la couche utile et/ou sur la face libre à assembler du substrat support, d) la formation d'une structure intermédiaire, comprenant un assemblage direct, le long d'une interface de collage s'étendant selon un plan principal, des faces libres à assembler respectivement de la couche utile et du substrat support, la structure intermédiaire comprenant un film encapsulé issu du ou des film(s) déposés lors de l'étape c), e) le recuit de la structure intermédiaire à une température supérieure ou égale à une température critique, de manière à provoquer la segmentation du film encapsulé et à former la structure semi-conductrice comprenant une zone d'interface entre la couche utile et le substrat support, ladite zone d'interface comportant : - des régions de contact direct entre la couche utile et le substrat support, et - des agglomérats comprenant le matériau semi-conducteur du film, et présentant une épaisseur, selon un axe normal au plan principal, inférieure ou égale à 250 nm; les régions de contact direct et les agglomérats étant adjacents dans le plan principal.

公开(公告)号：WO2021105575A1

公开(公告)日：2021-06-03

申请号：PCT/FR2020/051928

申请日：2020-10-26

Applicant: SOITEC

Inventor： RADU, Ionut ,  BIARD, Hugo ,  MALEVILLE, Christophe ,  GUIOT, Eric ,  LANDRU, Didier

IPC: H01L21/02 ,  H01L21/324 ,  H01L21/04 ,  H01L21/762

Abstract: L'invention concerne un procédé de fabrication d'une structure composite (1) comprenant une couche mince (10) en carbure de silicium monocristallin disposée sur un substrat support (20) en carbure de silicium. Le procédé comprend : a) une étape de fourniture d'un substrat initial (11) en carbure de silicium monocristallin, b) une étape de croissance par épitaxie d'une couche donneuse (110) en carbure de silicium monocristallin sur le substrat initial (11), pour former un substrat donneur (111), c) une étape d'implantation ionique d'espèces légères dans la couche donneuse (110), pour former un plan fragile enterré (12) délimitant la couche mince (10), d) une étape de formation d'un substrat support (20) en carbure de silicium sur la surface libre de la couche donneuse (110), comprenant un dépôt à une température comprise entre 400°C et 1100°C, e) une étape de séparation le long du plan fragile enterré (12), pour former d'une part la structure composite (1) et d'autre part le reste du substrat donneur (111'), f) une étape de traitement(s) mécano-chimique(s) de la structure composite (1).