公开(公告)号：FR3117227A1

公开(公告)日：2022-06-10

申请号：FR2012752

申请日：2020-12-07

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS SA

Inventor： SOULIE MICHAEL ,  MARTIN THOMAS

IPC: G06F13/366 ,  G06F13/36 ,  G06F115/02

Abstract: Selon un aspect, il est proposé un système sur puce comprenant : - un module maître (MM), - un module esclave (ME), , - une horloge (CLK) configurée pour cadencer le fonctionnement du module esclave, - un contrôleur d’horloges (RCC) configuré pour activer ou désactiver ladite horloge et/ou un contrôleur de mise sous tension (RCC) configuré pour mettre sous/hors tension le module esclave, - un système de contrôle (SC) configuré pour détecter que l’horloge est désactivée et/ou que le module esclave est hors tension lorsque le module maître émet une requête d’accès au module esclave, le module maître étant configuré pour : - activer l’horloge lorsque le système de contrôle détecte que cette horloge est désactivée et/ou mettre sous tension le module esclave lorsque le système de contrôle détecte que le module esclave est hors tension, puis - émettre une nouvelle requête d’accès au module esclave. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3117227B1

公开(公告)日：2022-12-16

申请号：FR2012752

申请日：2020-12-07

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS SA

Inventor： SOULIE MICHAEL ,  MARTIN THOMAS

IPC: G06F13/366 ,  G06F13/36 ,  G06F115/02

Abstract: Selon un aspect, il est proposé un système sur puce comprenant : - un module maître (MM), - un module esclave (ME), , - une horloge (CLK) configurée pour cadencer le fonctionnement du module esclave, - un contrôleur d’horloges (RCC) configuré pour activer ou désactiver ladite horloge et/ou un contrôleur de mise sous tension (RCC) configuré pour mettre sous/hors tension le module esclave, - un système de contrôle (SC) configuré pour détecter que l’horloge est désactivée et/ou que le module esclave est hors tension lorsque le module maître émet une requête d’accès au module esclave, le module maître étant configuré pour : - activer l’horloge lorsque le système de contrôle détecte que cette horloge est désactivée et/ou mettre sous tension le module esclave lorsque le système de contrôle détecte que le module esclave est hors tension, puis - émettre une nouvelle requête d’accès au module esclave. Figure pour l’abrégé : Fig 1

公开(公告)号：GB2519351A

公开(公告)日：2015-04-22

申请号：GB201318478

申请日：2013-10-18

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS SRL

Inventor： SOULIE MICHAEL ,  LOCATELLI RICCARDO ,  CATALANO VALERIO ,  FERJANI HAJER ,  MARUCCIA GIUSEPPE ,  GUARRASI RAFFAELE ,  GUARNACCIA GIUSEPPE

IPC: G06F12/06 ,  G06F15/78

Abstract: A data store is configured to store activity information indicating which one or more of a plurality of different interleaved memory region (IMR) sets is active, and defining information. The defining information comprises (for each active set) a number of channels, location information of said channels, and interleaving information associated with said channel. This allows the mixing of interleaved and linear (contiguous) memory maps in a common address space. Embodiments include Network on Chip (NoC), eg. with two DDR channels, in graphics or video applications. Can also be used to map peripheral devices.