公开(公告)号：FR2959057A1

公开(公告)日：2011-10-21

申请号：FR1052969

申请日：2010-04-20

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： JEANTET OLIVIER ,  VERNET MARC

IPC: G11C11/40 ,  G11C11/401

Abstract: Le dispositif de mémoire vive dynamique, comprend un plan-mémoire comprenant un ensemble de cellules-mémoire du type DRAM comportant plusieurs lignes de cellules-mémoire, et des moyens de sélection de ligne associés à chaque ligne ; les moyens de sélection de ligne comprennent un premier étage élévateur de tension (ET1A, ET1B) configuré pour recevoir deux signaux logiques de commande initiaux (DECO, PHI1) ayant chacun un niveau de tension initial correspondant à un premier état logique et pour délivrer deux signaux logiques de commande intermédiaires (DEC1, PHI1) ayant chacun un niveau de tension intermédiaire supérieur audit niveau initial et correspondant audit premier état logique, et un circuit de commande (CCM) avec élévation de tension destiné à être alimenté par le biais de transistors PMOS avec une tension d'alimentation ayant un deuxième niveau de tension supérieur au niveau intermédiaire, et configuré pour, en présence des deux signaux logiques de commande intermédiaires (DEC1, PHI1) ayant leur premier état logique, délivrer aux grilles des transistors des cellules-mémoire de ladite ligne (WL), un signal logique de sélection (SWL) ayant le deuxième niveau de tension.

公开(公告)号：FR2959057B1

公开(公告)日：2012-07-20

申请号：FR1052969

申请日：2010-04-20

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： JEANTET OLIVIER ,  VERNET MARC

IPC: G11C11/40 ,  G11C11/401