公开(公告)号：FR3091007B1

公开(公告)日：2021-03-05

申请号：FR1873756

申请日：2018-12-21

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GOURAUD PASCAL ,  RISTOIU DELIA

IPC: H01L21/46 ,  H01L21/02

Abstract: Fabrication de cavités La présente description concerne un procédé de fabrication de cavités comprenant une étape de formation simultanée d'une première cavité (104) dans une première région (110) de semiconducteur massif et d'une deuxième cavité (102) dans une deuxième région de semiconducteur (114) sur isolant (112), les première et deuxième cavités comprenant un palier au niveau de la face supérieure de l'isolant (112). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3142601B1

公开(公告)日：2025-04-25

申请号：FR2212257

申请日：2022-11-24

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BAH THIERNO MOUSSA ,  GOURAUD PASCAL ,  GROS D'AILLON PATRICK ,  PREVOST EMILIE

IPC: H01L21/76 ,  H01G2/00

Abstract: Fabrication d'une tranchée isolante La présente description concerne un procédé de fabrication d'une tranchée isolante dans un substrat (301), pour un dispositif électronique, comprenant les étapes successives suivantes : (a) remplir une tranchée (302) formée dans ledit substrat (301) avec un premier matériau isolant (303) ; (b) déposer une première couche d'arrêt de gravure (305) sur ledit premier matériau (303) ; (c) déposer une deuxième couche (306) d'un deuxième matériau isolant sur ladite première couche d'arrêt de gravure (305) ; (d) graver jusqu'à la couche d'arrêt de gravure (305) ; et (e) déposer une troisième couche en un troisième matériau étanche (308). Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3123505A1

公开(公告)日：2022-12-02

申请号：FR2105618

申请日：2021-05-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GOURAUD PASCAL ,  FAVENNEC LAURENT

IPC: H01L45/00

Abstract: Mémoire à changement de phase La présente description concerne un procédé de fabrication d'une cellule mémoire comprenant : a) la formation d'un empilement (16, 18, 22, 24, 26) comprenant une première couche (16) en un matériau à changement de phase et une deuxième couche (18) conductrice ; b) la formation d'un premier masque (20) sur l'empilement recouvrant uniquement l'emplacement de la cellule mémoire ; c) la gravure des parties de l'empilement non recouvertes par le premier masque (20). Figure pour l'abrégé : Fig. 5

公开(公告)号：FR3091007A1

公开(公告)日：2020-06-26

申请号：FR1873756

申请日：2018-12-21

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GOURAUD PASCAL ,  RISTOIU DELIA

IPC: H01L21/46 ,  H01L21/02

Abstract: Fabrication de cavités La présente description concerne un procédé de fabrication de cavités comprenant une étape de formation simultanée d'une première cavité (104) dans une première région (110) de semiconducteur massif et d'une deuxième cavité (102) dans une deuxième région de semiconducteur (114) sur isolant (112), les première et deuxième cavités comprenant un palier au niveau de la face supérieure de l'isolant (112). Figure pour l'abrégé : Fig. 1