公开(公告)号：FR3122770A1

公开(公告)日：2022-11-11

申请号：FR2104781

申请日：2021-05-06

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS INT NV

Inventor： MONFRAY STEPHANE ,  DHAR SIDDHARTHA ,  FLEURY ALAIN

IPC: H01L29/772 ,  H01L29/02 ,  H01L29/41

Abstract: Circuit électronique comprenant des interrupteurs RF à capacités parasites réduites La présente description concerne un circuit électronique (40) comprenant un substrat semiconducteur (46), des interrupteurs radiofréquence correspondant à des transistors MOS (50) comprenant des régions semiconductrices dopées (52, 54) dans le substrat, au moins deux niveaux de métallisation (M1, M2, M3) recouvrant le substrat, chaque niveau de métallisation comprenant un empilement de couches isolantes (60_1, 60_2, 60_3), des piliers conducteurs (64_1, 64_2, 64_3) surmontés de pistes métalliques (62_1, 62_2, 62_3), au moins deux éléments de connexion (66, 68) connectant chacun l’une des régions semiconductrices dopées et formés par des piliers conducteurs et des pistes conductrices de chaque niveau de métallisation. Le circuit électronique comprend en outre, entre les deux éléments de connexion, une tranchée (70) traversant entièrement l’empilement de couches isolantes d’un niveau de métallisation et traversant en outre partiellement l’empilement de couches isolantes du niveau de métallisation le plus proche du substrat, et un dispositif dissipateur de chaleur (80) adapté à dissiper la chaleur hors de la tranchée. Figure pour l’abrégé : Fig. 2

公开(公告)号：FR3152913A1

公开(公告)日：2025-03-14

申请号：FR2309552

申请日：2023-09-11

Applicant: CENTRE NAT RECH SCIENT ,  UNIV LILLE ,  UNIV POLYTECHNIQUE HAUTS DE FRANCE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUBOIS EMMANUEL ,  FLEURY ALAIN ,  GHEYSENS DANIEL ,  MONFRAY STÉPHANE

IPC: H01L21/4763 ,  H01L21/762 ,  H01L21/768

Abstract: Titre : Procédé de réalisation de transistors MOSFET intégrant des cavités d’air pour la réduction du couplage capacitif en régime radiofréquence L’invention concerne un procédé de fabrication d’un dispositif microélectronique (100) à cavité (20) comprenant au moins transistor (11a), ledit procédé comprenant au moins l’étape suivante : Retirer les matériaux d’un empilement de couches diélectriques (1) du dispositif microélectronique (100), sélectivement par rapport aux matériaux d’un ensemble de lignes d’interconnexion (2) et d’une couverture (3) d’une zone active par une gravure par HF en phase vapeur, formant ainsi la cavité (20) s’étendant latéralement suivant une direction x au moins jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion (2) en regard du premier transistor (11a), et suivant une direction z perpendiculaire à la direction x jusqu’à l’exposition d’une face supérieure de la couverture (3) de la zone active. Figure pour l’abrégé : Fig. 4