公开(公告)号：FR3077893A1

公开(公告)日：2019-08-16

申请号：FR1851252

申请日：2018-02-14

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DAVIDESCU DRAGOS ,  FERRAND OLIVIER

IPC: G06F12/14 ,  G06F21/60

Abstract: L'invention concerne un système de contrôle d'accès à une mémoire (14) comprenant : au moins un premier circuit d'accès direct à la mémoire (20) ; et au moins un second circuit (22), chaque second circuit étant associé à un premier circuit et étant programmé pour restreindre la zone de la mémoire accessible audit premier circuit.

公开(公告)号：FR2977340B1

公开(公告)日：2013-07-12

申请号：FR1155727

申请日：2011-06-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ONDE VINCENT ,  DAVIDESCU DRAGOS

IPC: G06F11/07

公开(公告)号：FR3077893B1

公开(公告)日：2020-09-11

申请号：FR1851252

申请日：2018-02-14

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DAVIDESCU DRAGOS ,  FERRAND OLIVIER

IPC: G06F12/14 ,  G06F21/60

Abstract: L'invention concerne un système de contrôle d'accès à une mémoire (14) comprenant : au moins un premier circuit d'accès direct à la mémoire (20) ; et au moins un second circuit (22), chaque second circuit étant associé à un premier circuit et étant programmé pour restreindre la zone de la mémoire accessible audit premier circuit.

公开(公告)号：FR3074936A1

公开(公告)日：2019-06-14

申请号：FR1761921

申请日：2017-12-11

Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS ROUSSET

Inventor： DAVIDESCU DRAGOS ,  ANQUET NICOLAS

IPC: G06F21/72

Abstract: Procédé d'écriture d'un code programme destiné à être exécuté par une unité de traitement d'un circuit intégré, dans une mémoire externe (11) au circuit intégré (10), comprenant avant de débuter le processus d'écriture du code programme, une génération (S20) au sein du circuit intégré d'une clé de cryptage (RD), et au cours dudit processus d'écriture, pour chaque donnée de code (MCi) destinée à être écrite à une adresse (ADRi) de la mémoire, un premier encryptage (S21) de ladite adresse au sein du circuit intégré par des premiers moyens de cryptage/décryptage utilisant ladite clé de façon à obtenir une adresse cryptée (ADRCi), un deuxième encryptage (S22) de ladite donnée de code au sein du circuit intégré avec des deuxièmes moyens de cryptage/décryptage utilisant ladite adresse cryptée, et une écriture (S23) de la donnée de code cryptée (MCCi) à ladite adresse, la mémoire ne pouvant pas être écrite deux fois à la même adresse au cours du processus d'écriture.

公开(公告)号：FR3103584A1

公开(公告)日：2021-05-28

申请号：FR1913127

申请日：2019-11-22

Applicant: ST MICROELECTRONICS ALPS SAS ,  STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： PALLARDY LOIC ,  ANQUET NICOLAS ,  DAVIDESCU DRAGOS

IPC: G06F15/76 ,  G06F1/04 ,  G06F11/22 ,  G06F11/36 ,  G06F15/16 ,  G06F21/70 ,  G06K19/07

Abstract: Système sur puce, comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et les moyens de traitement étant en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe (DBT) à accéder, en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Figure pour l’abrégé : Fig 1

公开(公告)号：FR2977340A1

公开(公告)日：2013-01-04

申请号：FR1155727

申请日：2011-06-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ONDE VINCENT ,  DAVIDESCU DRAGOS

IPC: G06F11/07

Abstract: L'invention concerne un procédé de traitement de défaillances dans une unité de contrôle, le procédé comprenant des étapes consistant à : à chaque requête de lecture d'une donnée dans une première mémoire (VM), reçue par un premier circuit d'interface (IVM) d'accès à la première mémoire, calculer par le premier circuit d'interface (IVM), un mot de contrôle à partir de la donnée lue, si le mot de contrôle calculé est différent d'un mot de contrôle lu dans la mémoire en association avec la donnée lue, activer un signal d'erreur (PS) par le premier circuit d'interface, et transmettre le signal d'erreur à un circuit de sortie (OLC) de l'unité de contrôle, sans faire intervenir de circuits (PU, DMA1, DMA2, OBM) de l'unité de contrôle (MC), susceptibles d'émettre une requête d'accès à la première mémoire.

公开(公告)号：FR3061565B1

公开(公告)日：2019-04-26

申请号：FR1750058

申请日：2017-01-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DAVIDESCU DRAGOS ,  LENDRE SANDRINE ,  FERRAND OLIVIER

IPC: G06F1/32 ,  G06F15/167

Abstract: L'invention concerne un système comprenant : des premier (CPUO) et second (CPU1) processeurs, le second étant capable de traiter uniquement un sous-ensemble du jeu d'instructions traitable par le premier ; un circuit de gestion de puissance (2) adapté à sélectionner l'un ou l'autre des premier et second processeurs (CPUO, CPU1) et à le rendre actif ou le mettre en veille ; un premier périphérique (4) adapté à générer un signal d'interruption ; un commutateur (8) adapté à diriger le signal d'interruption soit vers le premier processeur, soit vers le second processeur, selon celui qui est sélectionné ; et une première mémoire (12) adaptée à stocker une routine d'interruption associée au signal d'interruption, le processeur actif étant adapté à exécuter cette routine d'interruption en réponse au signal d'interruption.

公开(公告)号：FR3055461B1

公开(公告)日：2018-08-31

申请号：FR1657854

申请日：2016-08-23

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS DES & APPL

Inventor： BINI JEAN-CLAUDE ,  DAVIDESCU DRAGOS ,  CESKO IGOR ,  COTTINET JONATHAN

IPC: G10K11/34 ,  G01S3/82 ,  G01S3/86

公开(公告)号：FR3061565A1

公开(公告)日：2018-07-06

申请号：FR1750058

申请日：2017-01-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DAVIDESCU DRAGOS ,  LENDRE SANDRINE ,  FERRAND OLIVIER

IPC: G06F1/32 ,  G06F15/167

Abstract: L'invention concerne un système comprenant : des premier (CPUO) et second (CPU1) processeurs, le second étant capable de traiter uniquement un sous-ensemble du jeu d'instructions traitable par le premier ; un circuit de gestion de puissance (2) adapté à sélectionner l'un ou l'autre des premier et second processeurs (CPUO, CPU1) et à le rendre actif ou le mettre en veille ; un premier périphérique (4) adapté à générer un signal d'interruption ; un commutateur (8) adapté à diriger le signal d'interruption soit vers le premier processeur, soit vers le second processeur, selon celui qui est sélectionné ; et une première mémoire (12) adaptée à stocker une routine d'interruption associée au signal d'interruption, le processeur actif étant adapté à exécuter cette routine d'interruption en réponse au signal d'interruption.

公开(公告)号：FR3055461A1

公开(公告)日：2018-03-02

申请号：FR1657854

申请日：2016-08-23

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS DES & APPL

Inventor： BINI JEAN CLAUDE ,  DAVIDESCU DRAGOS ,  CESKO IGOR ,  COTTINET JONATHAN

IPC: G10K11/34 ,  G01S3/82 ,  G01S3/86

Abstract: Plusieurs premiers flux (BSi) de premiers échantillons numériques à une première fréquence d'échantillonnage, sont respectivement émis à partir de plusieurs signaux initiaux (ACWi) représentatifs d'entités physiques. Des flux issus des premiers flux sont convertis en deuxièmes flux numériques (SSi) échantillonnés à une deuxième fréquence d'échantillonnage, inférieure à ladite première fréquence d'échantillonnage. Au moins un retard (τi) à appliquer à au moins un premier flux pour satisfaire une condition sur lesdits deuxièmes flux est déterminé et est appliqué audit au moins un premier flux avant conversion. Ladite conversion comprend le filtrage desdits différents premiers flux dans plusieurs filtres de décimation respectifs (150), et l'application dudit au moins un retard audit au moins un premier flux comprend le fait de sauter (160) un nombre de premiers échantillons dans ledit au moins un premier flux, ledit nombre dépendant de la valeur dudit au moins un retard, lesdits premiers échantillons sautés n'étant pas transmis au filtre de décimation correspondant (150).