公开(公告)号：EP1857906A1

公开(公告)日：2007-11-21

申请号：EP07107883.6

申请日：2007-05-10

Applicant: ST MICROELECTRONICS S.A.

Inventor： Gicquel, Hugo ,  Vogt, Lionel

IPC: G05F1/26

CPC classification number: G05F3/262

Abstract: Un régulateur de tension linéaire (10) comprenant un circuit (11) de régulation de tension pilotant un transistor de puissance (M1) connecté à une charge (Q), comporte une boucle de limitation de courant (13) qui comprend un noeud d'entrée/sortie (O) couplé à une électrode de commande du transistor de puissance et qui est adaptée pour, lorsqu'un courant représentant le courant passant dans le transistor de puissance est supérieur à un courant de référence, délivrer un courant de sortie (Igate) non nul et sinon ne délivrer aucun courant de sortie.

Abstract translation: 调节器（10）具有由电压调节电路（11）的输出控制的P-MOS型功率晶体管（M1）。 电流限制回路（13）限制功率晶体管在电源负载（Q）中传递的电流并与调节电路分离。 环路具有耦合到晶体管的栅极的输入/输出节点（I / O）。 当电流（IM2）高于参考电流（Iref）时，该环路提供非零输出电流（Igate）。 当电流（IM2）低于参考电流时，该回路不输出输出电流。 还包括用于限制线性稳压器的功率晶体管的电流输送的方法的独立权利要求。

公开(公告)号：EP1835373B1

公开(公告)日：2010-01-20

申请号：EP07104168.5

申请日：2007-03-14

Applicant: ST MICROELECTRONICS S.A.

Inventor： Gicquel, Hugo ,  Moro, Jean-Luc ,  Sabut, Marc

IPC: G05F1/56 ,  G05F3/26 ,  H03F3/345 ,  H03F3/347

CPC classification number: H03F3/345 ,  H03F3/347 ,  H03F3/505 ,  H03F2203/5031

公开(公告)号：EP1835373A1

公开(公告)日：2007-09-19

申请号：EP07104168.5

申请日：2007-03-14

Applicant: ST MICROELECTRONICS S.A.

Inventor： Gicquel, Hugo ,  Moro, Jean-Luc ,  Sabut, Marc

IPC: G05F1/56 ,  G05F3/26 ,  H03F3/345 ,  H03F3/347

CPC classification number: H03F3/345 ,  H03F3/347 ,  H03F3/505 ,  H03F2203/5031

Abstract: L'invention concerne un circuit de génération d'une tension de référence (VrefP) par un premier transistor MOS (MP0) connecté à une première borne (2) d'application d'une tension d'alimentation (Vdd), ledit premier transistor étant en série avec un deuxième transistor MOS (MP1) commandé par un étage d'entrée d'un amplificateur à transconductance et leur point milieu définissant une borne (13) de sortie fournissant la tension de référence, une première source de courant (31) reliant ladite première borne d'alimentation à une grille du premier transistor, une deuxième source de courant (22) reliant le deuxième transistor à une deuxième borne (3) d'application de la tension d'alimentation, au moins un troisième transistor MOS (MN0, MN9) reliant les deux sources de courant (31, 22), et un élément capacitif (Cbyp) reliant directement ladite borne de sortie à une borne de conduction du troisième transistor pour faire varier la conduction de ce troisième transistor en cas de variation de la tension de sortie.

Abstract translation: 电路具有将电源电压端（2）连接到P沟道MOS晶体管（MP0）的栅极的电流源（31）。 另一个电流源（22）将P沟道MOS晶体管（MP1）的漏极连接到地（3）。 N沟道MOS晶体管（MN0）将电流源连接在一起。 在输出端子（13）和晶体管（MN0）的源极之间设置电容器（Cbyp），用于在输出端子中的电位变化的情况下改变晶体管（MN0）的源极中的电位。